

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号
特開2001-196590
(P2001-196590A)

(43)公開日 平成13年 7月19日 (2001. 7. 19)

(51)Int.Cl. ⁷	識別記号	F I	テ-マコト*(参考)
H 0 1 L 29/786		G 0 9 F 9/00	3 4 2 Z 2 H 0 9 2
	21/336		3 3 8 5 C 0 9 4
G 0 2 F 1/1368		H 0 1 L 21/20	5 F 0 4 5
G 0 9 F 9/00	3 4 2	21/205	5 F 0 5 2
	9/30	21/316	S 5 F 0 5 8
	3 3 8		
審査請求 未請求 請求項の数9 O L (全 28 頁) 最終頁に続く			

(21)出願番号 特願2000-2019(P2000-2019)

(22)出願日 平成12年 1月 7日 (2000. 1. 7)

(71)出願人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半
導体エネルギー研究所内

(72)発明者 荒井 康行

神奈川県厚木市長谷398番地 株式会社半
導体エネルギー研究所内


最終頁に続く

(54)【発明の名称】 半導体装置の作製方法

(57)【要約】

【課題】複数の結晶粒から成る結晶質半導体膜において配向性が低いと結晶粒界で不対結合手が多く形成され、結晶質半導体膜中のキャリア（電子・ホール）の輸送特性を低下させる。

【解決手段】基板の表面をハロゲン元素を含むプラズマ雰囲気中に晒す第1の工程と、前記基板上に非晶質半導体膜を形成する第2の工程と、前記非晶質半導体膜上に該非晶質半導体膜の結晶化を助長する触媒元素が含有する層を形成する第3の工程と、前記非晶質半導体膜を第1の加熱処理により結晶質半導体膜を形成する第4の工程と、前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成する第5の工程と、前記島状の結晶質半導体膜上にゲート絶縁膜を形成する第6の工程と、前記第6の工程の後にハロゲンを含む酸化雰囲気中で第2の加熱処理を行う第7の工程とを有する。



【特許請求の範囲】

【請求項1】基板の表面をハロゲン元素を含むプラズマ雰囲気中に晒す第1の工程と、
前記基板上に非晶質半導体膜を形成する第2の工程と、
前記非晶質半導体膜上に該非晶質半導体膜の結晶化を助長する触媒元素が含有する層を形成する第3の工程と、
前記非晶質半導体膜を第1の加熱処理により結晶質半導体膜を形成する第4の工程と、
前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成する第5の工程と、
前記島状の結晶質半導体膜上にゲート絶縁膜を形成する第6の工程と、
前記第6の工程の後にハロゲンを含む酸化雰囲気中で第2の加熱処理を行う第7の工程とを有することを特徴とする半導体装置の作製方法。

【請求項2】基板の表面をハロゲン元素を含むプラズマ雰囲気中に晒す第1の工程と、
前記基板上に非晶質半導体膜を形成する第2の工程と、
前記非晶質半導体膜上に該非晶質半導体膜の結晶化を助長する触媒元素が含有する層を形成する第3の工程と、
前記非晶質半導体膜を第1の加熱処理により結晶質半導体膜を形成する第4の工程と、
前記結晶質半導体膜の選択された領域にリンを添加する第5の工程と、
前記結晶化を助長する触媒元素を第2の加熱処理により前記結晶質半導体膜から除去する第6の工程と、
前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成する第7の工程と、
前記島状の結晶質半導体膜上にゲート絶縁膜を形成する第8の工程と、
前記第7の工程の後にハロゲンを含む酸化雰囲気中で第2の加熱処理を行う第9の工程とを有することを特徴とする半導体装置の作製方法。

【請求項3】基板の表面をハロゲン元素を含むプラズマ雰囲気中に晒す第1の工程と、
前記基板上に非晶質半導体膜を形成する第2の工程と、
前記非晶質半導体膜上に選択的に第1の絶縁膜を形成する第3の工程と、
前記非晶質半導体膜上に該非晶質半導体膜の結晶化を助長する触媒元素を含有する層を形成する第4の工程と、
前記非晶質半導体膜を第1の加熱処理により結晶質半導体膜を形成する第5の工程と、
前記第1の絶縁膜を除去する第6の工程と、
前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成する第7の工程と、
前記島状の結晶質半導体膜上にゲート絶縁膜を形成する第8の工程と、
前記第8の工程の後にハロゲンを含む酸化雰囲気中で第2の加熱処理を行う第9の工程とを有することを特徴とする半導体装置の作製方法。

【請求項4】基板の表面をハロゲン元素を含むプラズマ雰囲気中に晒す第1の工程と、
前記基板上に非晶質半導体膜を形成する第2の工程と、
前記非晶質半導体膜上に選択的に第1の絶縁膜を形成する第3の工程と、
前記非晶質半導体膜上に該非晶質半導体膜の結晶化を助長する触媒元素を含有する層を形成する第4の工程と、
前記非晶質半導体膜を第1の加熱処理により結晶質半導体膜を形成する第5の工程と、
前記結晶質半導体膜の選択された領域にリンを添加する第6の工程と、
前記結晶化を助長する触媒元素を第2の加熱処理により前記結晶質半導体膜から除去する第7の工程と、
前記第1の絶縁膜を除去する第8の工程と、
前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成する第9の工程と、
前記島状の結晶質半導体膜上にゲート絶縁膜を形成する第10の工程と、
前記第9の工程の後にハロゲンを含む酸化雰囲気中で第2の加熱処理を行う第11の工程とを有することを特徴とする半導体装置の作製方法。

【請求項5】請求項1乃至請求項4のいずれか一項において、前記石英基板の表面をハロゲン元素を含むプラズマ中に晒す工程は、石英基板の表面をハロゲン元素で終端させることを特徴とする半導体装置の作製方法。

【請求項6】請求項1乃至請求項5のいずれか一項において、前記ハロゲン元素を含むプラズマは、フッ素原子またはフッ素ラジカルを含むプラズマであることを特徴とする半導体装置の作製方法。

【請求項7】請求項1乃至請求項5のいずれか一項において、前記石英基板の表面に晒すハロゲン元素を含むプラズマは、四フッ化珪素をプラズマ化したものであることを特徴とする半導体装置の作製方法。

【請求項8】請求項1乃至請求項5のいずれか一項において、前記石英基板の表面に晒すハロゲン元素を含むプラズマは、三フッ化窒素をプラズマ化したものであることを特徴とする半導体装置の作製方法。

【請求項9】請求項1乃至請求項4のいずれか一項において、前記触媒元素はニッケル(Ni)、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)であることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本願発明は絶縁表面を有する基板上に薄膜トランジスタ(以下、TFTという)で構

成された回路を有する半導体装置およびその作製方法に関する。とくに本発明は、画素回路とその周辺に設けられる制御回路を同一基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に関する。

【0002】

【従来の技術】薄膜トランジスタ（以下、TFTと記す）は、基板上に形成した半導体膜を用いて作製することができる。TFTは能動素子として各種集積回路を形成することが可能である。特にアクティブマトリクス型の液晶表示装置の画素部に設けるスイッチング素子や、或いは画素部の周辺に設けられる駆動回路を形成する素子として利用することができる。

【0003】半導体膜として非晶質シリコン膜を用いたTFTはプロセス温度が低く生産が容易であるが、電気的特性が低いという欠点がある。そのために各画素に設けるスイッチング素子としては利用できるが、駆動回路まで形成することは出来なかった。しかし、結晶構造を有する半導体膜（以下、結晶質半導体膜と記す）でTFTを形成すると電気的特性を高めることができることが知られている。結晶質半導体膜の代表例として結晶構造を有するシリコン膜は多結晶シリコン膜、ポリシリコン膜、微結晶シリコン膜などとしても知られているが、TFTの技術分野では非晶質シリコン膜を光や熱エネルギーによって結晶化させた結晶質シリコン膜が多くの場合用いられている。

【0004】しかし、熱エネルギーを用いる熱結晶法は600℃以上の温度で熱処理する必要がある、処理時間も10時間程度を要するものである。従って、生産性を低下させてしまう問題がある。一方、光エネルギーを用いる結晶化技術はエキシマレーザー光やYAGレーザー光を用いたレーザー結晶化法が知られているが、熱結晶化法で作製したTFTと比較して電気的特性が劣るという問題がある。

【0005】また、結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する技術が知られている。例えば、特開平7-130652号公報、特開平8-78329号公報などで開示された技術を用いることができる。触媒元素を用いた熱結晶化法によれば非晶質シリコン膜にニッケルなどの触媒元素を導入し、550℃、4時間の熱処理により結晶質シリコン膜を形成することができる。

【0006】

【発明が解決しようとする課題】ガラスなどの基板上に酸化シリコン、窒化シリコン、酸化窒化シリコンなどから成る下地膜を形成し、その上に堆積した非晶質半導体膜を熱結晶化法やレーザー結晶化法で結晶化して得られる結晶質半導体膜は、下地膜と半導体膜との界面エネルギーの大小関係の兼ね合いで<111>に優先的に配向し、その他の方向にもランダムな方位を持った結晶粒が

多数存在してしまうことが電子線回折の解析から知られている。一方、ニッケルなどの触媒元素を用いた熱結晶化法で作製される結晶質半導体膜は、その結晶粒の大部分は<110>に配向している。しかしながら前述のように下地膜と半導体膜との界面エネルギーとの兼ね合いで<111>などのその他の配向が若干混在してしまう。

【0007】複数の結晶粒から成る結晶質半導体膜において配向性が低いと結晶粒界で不対結合手が多く形成され、結晶質半導体膜中のキャリア（電子・ホール）の輸送特性を低下させる。即ち、キャリアが散乱されたりトラップされたりするため、このような結晶質半導体膜でTFTを作製しても高い電界効果移動度を有するTFTを作製することができない。また、結晶粒界はランダムに存在するため、個々のTFTの電気的特性のバラツキの要因ともなる。

【0008】本発明はこのような問題点を解決する手段を提供することを目的とし、非晶質半導体膜を熱結晶化法やレーザー結晶化法を用いて作製される結晶質半導体膜の配向性を高めることを目的とする。さらに、そのような結晶質半導体膜を用いることでTFTの特性を向上させ、特性バラツキを低減させることを目的とする。

【0009】

【課題を解決するための手段】本発明は、基板の表面をハロゲン元素を含むプラズマ雰囲気中に晒す第1の工程と、前記基板上に非晶質半導体膜を形成する第2の工程と、前記非晶質半導体膜上に該非晶質半導体膜の結晶化を助長する触媒元素が含有する層を形成する第3の工程と、前記非晶質半導体膜を第1の加熱処理により結晶質半導体膜を形成する第4の工程と、前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成する第5の工程と、前記島状の結晶質半導体膜上にゲート絶縁膜を形成する第6の工程と、前記第6の工程の後にハロゲンを含む酸化雰囲気中で第2の加熱処理を行う第7の工程とを有することを特徴とする。

【0010】また、基板の表面をハロゲン元素を含むプラズマ雰囲気中に晒す第1の工程と、前記基板上に非晶質半導体膜を形成する第2の工程と、前記非晶質半導体膜上に選択的に第1の絶縁膜を形成する第3の工程と、前記非晶質半導体膜上に該非晶質半導体膜の結晶化を助長する触媒元素を含有する層を形成する第4の工程と、前記非晶質半導体膜を第1の加熱処理により結晶質半導体膜を形成する第5の工程と、前記第1の絶縁膜を除去する第6の工程と、前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成する第7の工程と、前記島状の結晶質半導体膜上にゲート絶縁膜を形成する第8の工程と、前記第8の工程の後にハロゲンを含む酸化雰囲気中で第2の加熱処理を行う第9の工程とを有することを特徴とする。

【0011】

【発明の実施の形態】〔実施形態1〕図11(A)で示すように、石英基板1101上もしくはその表面に形成された下地膜に、ハロゲン原子を含む(本実施形態ではフッ素)プラズマ1103を晒し基板の表面をフッ素化する。具体的には、フッ素またはフッ素ラジカルの雰囲気中に表面を晒し、表面をフッ素でコーティングする。ハロゲン元素としてはその他に塩素や臭素などを用いることも可能である。

【0012】例えば、四フッ化珪素(SiF_4)または三フッ化窒素(NF_3)を導入しプラズマ化してフッ素原子またはフッ素ラジカルを生成させる。その手段として、例えばプラズマCVD装置を適用することができる。プラズマCVD装置には、容量結合型または誘導結合型のものをはじめ、ECR(電子サイクロトロン共鳴)プラズマCVD装置やマイクロ波CVD装置などいずれの形式の装置を適用しても良い。特に、ECRプラズマやマイクロ波プラズマはガスの分解効率が高いので、フッ素ラジカルを効率良く生成することができる。

【0013】フッ素化を行った基板表面1102に、20~100nm(好ましくは40~80nm)の厚さの非晶質構造を含む半導体膜1104を減圧熱CVD法、プラズマCVD法またはスパッタ法で形成する(図11(B))。非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。例えば、プラズマCVD法で SiH_4 または SiH_4 と H_2 から作製される非晶質シリコン膜を55nmの厚さで形成する。或いは、減圧CVD法で Si_2H_6 から非晶質シリコン膜を55nmの厚さで形成しても良い。さらに、基板上に下地膜と非晶質シリコン膜とを大気解放しないで連続的に形成することも有効である。

【0014】そして図11(C)で示すように、重量換算で10ppmの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピコート法で触媒元素を含有する層1105を形成する。触媒元素にはニッケル(Ni)、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)などである。この触媒元素を含有する層1104は、スピコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を1~5nmの厚さに形成しても良い。

【0015】図11(D)で示す結晶化の工程では、まず400~500℃で1時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を5atom%以下にする。非晶質シリコン膜の含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要でない。そして、ファーネスアニール炉を用い、窒素雰囲気中で550~600℃で1~8時間の熱結晶化を行う。好適には、550℃で4時間の熱処理を行う。こうして結晶

質シリコン膜から成る結晶質半導体膜1106を得ることができる。

【0016】このようにして作製された結晶質半導体膜1106の所定の領域をエッチングして島状半導体膜1107を形成する。そして、その上にゲート絶縁膜1108をシリコンを成分とする絶縁膜で20~200nmの厚さに形成する。例えば、プラズマCVD法で SiH_4 と N_2O との混合ガスから酸化窒化シリコン膜を70nmの厚さに形成する。

【0017】そして、ハロゲン(代表的には塩素)を含む酸化雰囲気中で700~1100℃の熱処理を0.1~8時間行う。この熱処理により、ゲート絶縁膜1108と島状半導体膜1107との界面で新たな酸化膜が形成され、ゲート絶縁膜1108の厚さは120nmとなる。また、ハロゲン雰囲気での酸化の過程でゲート絶縁膜1108や島状半導体膜1107に含まれる金属不純物元素などはハロゲンと化合物を形成し、気相中に除去することができる。さらにゲート絶縁膜1108は絶縁耐圧が高く、また島状半導体膜との界面準位密度を低減させることができる(図11(E))。

【0018】〔実施形態2〕実施形態1に従って作製された島状半導体膜とゲート絶縁膜を用いてTFTを作製した一例を示す。図12は基板301上に形成されたnチャネル型及びpチャネル型TFTの断面構造を示している。nチャネル型TFT及びpチャネル型TFTのゲート電極は、ゲート絶縁膜310に接して設けられた第1の導電層311、313と、前記第1の導電層に接して設けられた312、314とから成っている。

【0019】第1の導電層311、313は、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、タングステン(W)など元素か、これらの元素を成分とする材料で形成する。また、第2の導電層312、314は抵抗率の低いアルミニウム(Al)や銅(Cu)を用いれば良い。用途によっては、第1の導電層のみで形成しても良いし、第2の導電層の上にさらに他の導電層を積層しても良い。

【0020】pチャネル型TFTの半導体層は、ソース領域303と、ドレイン領域304とから成っている。

【0021】チャネル形成領域302には、あらかじめボロンを添加しても良い。このボロンはしきい値電圧を制御するために添加するものであり、同様の効果が得られるものであれば他の元素で代用することもできる。

【0022】こうしてnチャネル型TFTおよびpチャネル型TFTが完成したら、第1の層間絶縁膜315、第2層間絶縁膜316で覆い、ソース領域303、309、ドレイン領域304、308と接触するソース配線317、319とドレイン配線318とを設ける。図12の構造では、これらを設けた後でパッシベーション膜320として窒化シリコン膜を設けている。さらに樹脂材料でなる第3の層間絶縁膜321を設ける。第3の層

間絶縁膜は、樹脂材料に限定される必要はないが、例えば、液晶表示装置に应用する場合には、表面の平坦性を確保するために樹脂材料を用いることが好ましい。

【0023】[実施形態3] 実施形態1と同様に石英基板1201上もしくは基板表面に形成された下地膜表面をフッ素を含むプラズマ1202によって処理(図13(A))した後、その処理した表面1203上に非晶質半導体膜1204を30~100nm、好ましくは50~60nmの厚さで形成する。例えば、プラズマCVD法で SiH_4 または SiH_4 と H_2 から作製される非晶質シリコン膜を55nmの厚さで形成する(図13(B))。或いは、減圧CVD法で Si_2H_6 から非晶質シリコン膜を55nmの厚さで形成しても良い。非晶質半導体膜1204上に珪素(シリコン)を含む絶縁膜となるマスク膜1205を150nmの厚さで形成し、パターンニングによって開口部1206を形成する(図13(C))。

【0024】非晶質構造を含む半導体膜の表面に触媒元素を保持させた層を形成し、加熱処理を行う。本実施形態では、触媒元素としてニッケルを用い、570℃で14時間の熱処理を行う。その結果、開口部1206を起点として概略基板と平行な方向(矢印で示した方向)に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜(本実施例では結晶質シリコン膜)が形成される。(図13(D))

【0025】次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。先ほど形成したマスク膜1205をそのままマスクとして用い、15族に属する元素(本実施例ではリン)を添加する工程を行い、開口部1206で露出した結晶質シリコン膜に $1 \times 10^{19} \sim 1 \times 10^{20} \text{ atoms/cm}^3$ の濃度でリンを含むリン添加領域(以下、ゲッタリング領域という)1207を形成する。

【0026】次に、窒素雰囲気中で450~650℃(好ましくは500~550℃)、4~24時間(好ましくは6~12時間)の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域107に捕獲される。即ち、結晶質シリコン膜中からニッケルが除去されるため、ゲッタリング後の結晶質シリコン膜に含まれるニッケル濃度は、 $1 \times 10^{17} \text{ atoms/cm}^3$ 以下、好ましくは $1 \times 10^{16} \text{ atoms/cm}^3$ にまで低減することができる(図13(E))。

【0027】その後、マスク1205を除去し、得られた結晶質半導体膜から実施例1と同様にして島状半導体膜1208を形成する。さらに、ゲート絶縁膜を形成し、ハロゲンを含む酸化雰囲気中で熱処理することにより実施形態1と同様に絶縁耐圧が高いゲート絶縁膜を形成することができ、また島状半導体膜との界面準位密度を低減させることができる。そして、実施形態2に示すTFETを形成することができる。

【0028】[実施形態4] 実施形態1と3では非晶質構造を有する半導体膜をプラズマCVD法または減圧CVD法で SiH_4 や Si_2H_6 から作製する方法について示した。本実施形態では他のガスを用いて作製する場合について示す。

【0029】本実施形態の作製方法の特徴は、非晶質構造を有する半導体膜はハロゲン元素と水素を含む反応ガスで形成することにある。具体的には、非晶質構造を有する半導体膜として例えば非晶質シリコン膜を作製する時にハロゲン元素と水素とを混合させる。ハロゲン元素としては特にフッ素を用いると良く、フッ素はシリコンに対しエッチングする作用があり、膜の堆積過程において結合の弱い部分を優先的にエッチングすることができる。また、水素を供給することにより膜中に残存してしまうフッ素濃度を低減させることができる。そして、フッ素と水素の作用を利用してボイドや空孔の少ない緻密な非晶質シリコン膜を作製することができる。このような効果は非晶質シリコン膜の他に非晶質シリコン・ゲルマニウム(a-SiGe)膜、非晶質炭化シリコン(a-SiC)膜、非晶質シリコン・スズ(a-SiSn)膜などにも適用することができる。

【0030】フッ素と水素の供給方法は、非晶質半導体膜として非晶質シリコン膜を作製する場合には、反応ガスとして四フッ化珪素(SiF_4)と水素(H_2)、または SiF_4 と SiH_4 、または SiF_4 と SiH_4 と H_2 の組み合わせを選択することができる。 SiF_4 の代わりにトリフロロシラン(SiHF_3)、ジフロロシラン(SiH_2F_2)、モノフロロシラン(SiH_3F)を適用することもできる。また、 SiH_4 と F_2 を直接反応させても良い。さらに、非晶質シリコン・ゲルマニウム膜を作製する場合にはゲルマン(GeH_4)や四フッ化ゲルマニウム(GeF_4)を、非晶質炭化シリコンを作製する場合にはメタン(CH_4)や四フッ化メタン(CF_4)などを、非晶質シリコン・スズ膜を形成する場合には水素化スズ(SnH_4)を適宜添加すれば良い。

【0031】非晶質構造を有する半導体膜の厚さは25~100nmの厚さで形成する。膜の堆積初期の段階ではフッ素の効果により下地の表面をフッ素化することができる。

【0032】このようにフッ素と水素とを含む反応ガスで作製された非晶質構造を有する半導体膜1103には、成膜時の基板温度にも依存するが、膜中に水素が0.1~20atomic%、フッ素が0.1~10atomic%含有するように形成する。膜中に残存するフッ素や水素はその後の熱結晶化の工程で膜中から放出されて膜中に残存する濃度はさらに低下するが、緻密化した非晶質半導体膜と、最表面をフッ素で終端した下地膜との相互作用により<110>の配向性をより高めることができる。

【0033】[実施形態5] 下地の表面または下地と非晶質半導体膜との界面をフッ素化する方法として、図1

1や図13で示すように石英基板上にそのまま非晶質半導体膜を形成した後で非晶質半導体膜の表面からフッ素を注入しても良い。その手法としてイオンドープ法やイオン注入法を用いる。

【0034】イオンドープ法ではイオン原として SiF_4 やヘリウム(He)希釈の F_2 を用いイオン化して非晶質半導体膜の表面から注入する。加速電圧は高めに設定して、非晶質半導体膜1103と下地膜1102との界面またはその近傍に注入されたフッ素の濃度分布のピークが存在するようにする。その場合、ピーク濃度は $1 \times 10^{19} \sim 1 \times 10^{21} \text{ atoms/cm}^3$ となるようにする。イオンドープ法では質量分離されないでフッ素以外の元素も同時に注入されてしまうが、液晶表示装置などの大面積基板を処理するのに適している。また、イオン注入法でも同様な濃度でフッ素を非晶質半導体膜と下地との界面またはその近傍に注入することができる。また、フッ素イオンを非晶質半導体膜の表面から注入することで、非晶質半導体膜中に存在し得る微結晶核を破壊する作用が同時に得られ、熱結晶化における核生成密度を低減させることができる。

【0035】このようにフッ素を注入した状態で実施形態1と同様にして非晶質半導体膜1103に接して触媒元素を含有する層を設けて結晶化させると同様の効果を得ることができる。

【0036】[実施形態6]本実施例で示すようにして作製された結晶質半導体膜は、石英基板とその上に形成したシリコンとの界面エネルギーが低いため、石英基板上に形成した非晶質シリコン膜を熱結晶化法で結晶化させると $\langle 111 \rangle$ に優先的に配向し、その他にランダムな方位を持った結晶粒が多数存在することが電子線回折の解析から知られている。一方、ニッケルなどの触媒元素を用いた熱結晶化法で作製される結晶質シリコン膜は、微視的に見れば複数の針状または棒状の結晶が集合した構造を有している。しかし、隣接する結晶粒の連続性が高く不對結合手(ダングリングボンド)が殆ど形成されないことが見込まれている。また、その結晶粒の大部分は $\langle 110 \rangle$ に配向している。その理由の一つとして、ニッケルなどの触媒元素を用いた場合の結晶成長過程は、触媒元素のシリサイド化合物が関与しているものと考えられ、半導体膜の膜厚が25~100nmと薄いのでその初期核のうち(111)面が基板表面とほぼ垂直なものが優先的に成長するため実質的に $\langle 110 \rangle$ の配向性が高くなると考えられる。しかしながら前述のように石英基板とシリコンとの界面エネルギーが低いので $\langle 111 \rangle$ 晶帯に含まれる他の面方位をとることも可能となる。従って、その他の配向が若干混在してしまう。

【0037】しかし、触媒元素を用いた熱結晶化法において、石英基板の表面をフッ素化しておくことにより、石英基板との界面の影響を低減させることができ、実質的にその影響を無視することができる。その結果、結晶

の配向性は表面エネルギーのみに影響されることになるが、触媒元素を用いた結晶成長では $\langle 110 \rangle$ の配向性が高まる。このような効果は通常の熱結晶化法やレーザー結晶化法などでも実現することができるが、触媒元素を用いた熱結晶化法においてより顕著に得ることができる。このようにして作製された結晶質半導体膜は、実施形態2で示したようにTFETを作製するための半導体膜として好適に用いることができる。

【0038】

【実施例】[実施例1]本発明の実施例について図1~図4を用いて説明する。ここでは、同一基板上に画素回路とその画素回路を制御するための制御回路とを同時に作製する方法について説明する。但し、説明を簡単にするために、制御回路では、シフトレジスタ回路、バッファ回路等の基本回路であるCMOS回路と、サンプリング回路を形成するnチャネル型TFETとを図示することとする。

【0039】図1(A)において、基板100には、石英基板やシリコン基板を使用することが望ましい。本実施例では石英基板を用いた。その他にも金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。本実施例の場合、800℃以上の温度に耐えうる耐熱性を要求されるので、それを満たす基板であればどのような基板を用いても構わない。

【0040】そして、基板100のTFETが形成される表面をプラズマ101aで処理し、その処理された基板表面101bに、20~100nm(好ましくは40~80nm)の厚さの非晶質構造を含む半導体膜102を減圧熱CVD法、プラズマCVD法またはスパッタ法で形成する。なお、本実施例では60nm厚の非晶質シリコン膜を形成するが、後に熱酸化工程があるのでこの膜厚が最終的なTFETの活性層の膜厚になるわけではない。

【0041】また、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。さらに、基板上に下地膜と非晶質シリコン膜とを大気解放しないで連続的に形成することも有効である。そうすることにより基板表面の汚染が非晶質シリコン膜に影響を与えないようにすることが可能となり、作製されるTFETの特性バラツキを低減させることができる。

【0042】次に、非晶質シリコン膜102上に珪素(シリコン)を含む絶縁膜でなるマスク膜103を形成し、パターニングによって開口部104a、104bを形成する。この開口部は、次の結晶化工程の際に結晶化を助長する触媒元素を添加するための添加領域となる。

(図1(B))

【0043】なお、珪素を含む絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を用い

ることができる。窒化酸化シリコン膜は、珪素、窒素及び酸素を所定の量で含む絶縁膜であり、 SiO_xN_y で表される絶縁膜である。窒化酸化シリコン膜は SiH_4 、 N_2O 及び NH_3 を原料ガスとして作製することが可能であり、含有する窒素濃度が25atomic%以上50atomic%未満とすると良い。

【0044】また、このマスク膜103のパターニングを行うと同時に、後のパターニング工程の基準となるマーカーパターンを形成しておく。マスク膜103をエッチングする際に非晶質シリコン膜102も僅かにエッチングされるが、この段差が後にマスク合わせの時にマーカーパターンとして用いることができるのである。

【0045】次に、特開平10-247735号公報（米国出願番号09/034,041に対応）に記載された技術に従って、結晶構造を含む半導体膜を形成する。同公報記載の技術は、非晶質構造を含む半導体膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素）を用いる結晶化手段である。

【0046】具体的には、非晶質構造を含む半導体膜の表面に触媒元素を保持させた状態で加熱処理を行い、非晶質構造を含む半導体膜を、結晶構造を含む半導体膜に変化させるものである。なお、結晶化手段としては、特開平7-130652号公報の実施例1に記載された技術を用いても良い。また、結晶質構造を含む半導体膜には、いわゆる単結晶半導体膜も多結晶半導体膜も含まれるが、同公報で形成される結晶構造を含む半導体膜は結晶粒界を有している。

【0047】なお、同公報では触媒元素を含む層をマスク膜上に形成する際にスピンコート法を用いているが、触媒元素を含む薄膜をスパッタ法や蒸着法といった気相法を用いて成膜する手段をとっても良い。

【0048】また、非晶質シリコン膜は含有水素量にもよるが、好ましくは400～550℃で1時間程度の加熱処理を行い、水素を十分に脱離させてから結晶化させることが望ましい。その場合、含有水素量を5atom%以下とすることが好ましい。

【0049】結晶化工程は、まず400～500℃で1時間程度の熱処理工程を行い、水素を膜中から脱離させた後、500～650℃（好ましくは550～600℃）で6～16時間（好ましくは8～14時間）の熱処理を行う。

【0050】本実施例では、触媒元素としてニッケルを用い、570℃で14時間の熱処理を行う。その結果、開口部104a、104bを起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）105a～105dが形成される。（図1（C））

【0051】次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッターリング工程を行う。本実施例では、先ほど形成したマスク膜103をそのままマスクとして15族に属する元素（本実施例ではリン）を添加する工程を行い、開口部104a、104bで露出した結晶質シリコン膜に $1 \times 10^{19} \sim 1 \times 10^{20}$ atoms/cm²の濃度でリンを含むリン添加領域（以下、ゲッターリング領域という）106a、106bを形成する。

（図1（D））

【0052】次に、窒素雰囲気中で450～650℃（好ましくは500～550℃）、4～24時間（好ましくは6～12時間）の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッターリング作用によってゲッターリング領域106a、106bに捕獲される。即ち、結晶質シリコン膜中からニッケルが除去されるため、ゲッターリング後の結晶質シリコン膜107a～107dに含まれるニッケル濃度は、 1×10^{17} atoms/cm²以下、好ましくは 1×10^{16} atoms/cm²にまで低減することができる。

【0053】次に、マスク膜103を除去し、結晶質シリコン膜107a～107d上に後の不純物添加時のために保護膜108を形成する。保護膜108は100～200nm（好ましくは130～170nm）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いると良い。この保護膜108は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。

【0054】そして、その上にレジストマスク109を形成し、保護膜108を介してp型を付与する不純物元素（以下、p型不純物元素という）を添加する。p型不純物元素としては、代表的には13族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はTFTのしきい値電圧を制御するための工程である。なお、ここではジボラン（ B_2H_6 ）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。

【0055】この工程により $1 \times 10^{15} \sim 1 \times 10^{18}$ atoms/cm²（代表的には $5 \times 10^{16} \sim 5 \times 10^{17}$ atoms/cm²）の濃度でp型不純物元素（本実施例ではボロン）を含む不純物領域110a、110bを形成する。なお、本明細書中では上記濃度範囲でp型不純物元素を含む不純物領域（但し、リンは含まれていない領域）をp型不純物領域（b）と定義する。（図1（E））

【0056】次に、レジストマスク109を除去し、結晶質シリコン膜をパターニングして島状の半導体層（以下、活性層という）111～114を形成する。なお、活性層111～114は、ニッケルを選択的に添加して結晶化することによって、非常に結晶性の良い結晶質シリコン膜で形成されている。具体的には、棒状または柱

状の結晶が、特定の方向性を持って並んだ結晶構造を有している。また、結晶化後、ニッケルをリンのゲッターリング作用により除去又は低減しており、活性層111～114中に残存する触媒元素の濃度は、 1×10^{17} atoms/cm³以下、好ましくは 1×10^{16} atoms/cm³である。(図1(F))

【0057】また、pチャネル型TFTの活性層111は意図的に添加された不純物元素を含まない領域であり、nチャネル型TFTの活性層112～114はp型不純物領域(b)となっている。本明細書中では、この状態の活性層111～114は全て真性または実質的に真性であると定義する。即ち、TFTの動作に支障をきたさない程度に不純物元素が意図的に添加されている領域が実質的に真性な領域と考えて良い。

【0058】次に、プラズマCVD法またはスパッタ法により10～100nm厚の珪素を含む絶縁膜を形成する。本実施例では、30nm厚の窒化酸化シリコン膜を形成する。この珪素を含む絶縁膜は、他の珪素を含む絶縁膜を単層または積層で用いても構わない。

【0059】次に、800～1150℃(好ましくは900～1000℃)の温度で15分～8時間(好ましくは30分～2時間)の熱処理工程を、酸化性雰囲気下で行う(熱酸化工程)。本実施例では酸素雰囲気中に3体積%の塩化水素を添加した雰囲気中で950℃80分の熱処理工程を行う。なお、図1(E)の工程で添加されたボロンはこの熱酸化工程の間に活性化される。(図2(A))

【0060】なお、酸化性雰囲気としては、ドライ酸素雰囲気でもウェット酸素雰囲気でも良いが、半導体層中の結晶欠陥の低減にはドライ酸素雰囲気が適している。また、本実施例では酸素雰囲気中にハロゲン元素を含ませた雰囲気としたが、100%酸素雰囲気で行っても構わない。

【0061】この熱酸化工程の間、珪素を含む絶縁膜とその下の活性層111～114との界面においても酸化反応が進行する。本願発明ではそれを考慮して最終的に形成されるゲート絶縁膜115の膜厚が50～200nm(好ましくは100～150nm)となるように調節する。本実施例の熱酸化工程では、60nm厚の活性層のうち25nmが酸化されて活性層111～114の膜厚は45nmとなる。また、30nm厚の珪素を含む絶縁膜に対して50nm厚の熱酸化膜が加わるので、最終的なゲート絶縁膜115の膜厚は110nmとなる。

【0062】次に、新たにレジストマスク116～119を形成する。そして、n型を付与する不純物元素(以下、n型不純物元素という)を添加してn型を呈する不純物領域120～122を形成する。なお、n型不純物元素としては、代表的には15族に属する元素、典型的にはリンまたは砒素を用いることができる。(図2(B))

【0063】この不純物領域120～122は、後にCMOS回路およびサンプリング回路のnチャネル型TFTにおいて、LDD領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはn型不純物元素が $2 \times 10^{16} \sim 5 \times 10^{19}$ atoms/cm³(代表的には $5 \times 10^{17} \sim 5 \times 10^{18}$ atoms/cm³)の濃度で含まれている。本明細書中では上記濃度範囲でn型不純物元素を含む不純物領域をn型不純物領域(b)と定義する。

【0064】なお、ここではフォスフィン(PH₃)を質量分離しないでプラズマ励起したイオンドープ法でリンを 1×10^{18} atoms/cm³の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート膜115を介して結晶質シリコン膜にリンを添加する。

【0065】次に、600～1000℃(好ましくは700～800℃)の不活性雰囲気中で熱処理を行い、図2(B)の工程で添加されたリンを活性化する。本実施例では800℃1時間の熱処理を窒素雰囲気中で行う。(図2(C))

【0066】この時、同時にリンの添加時に損傷した活性層及び活性層とゲート絶縁膜との界面を修復することが可能である。この活性化工程は電熱炉を用いたファーネスアニールが好ましいが、ランプアニールやレーザーアニールといった光アニールを併用しても良い。

【0067】この工程によりn型不純物領域(b)120～122の境界部、即ち、n型不純物領域(b)の周囲に存在する真性又は実質的に真性な領域(勿論、p型不純物領域(b)も含む)との接合部が明確になる。このことは、後にTFTが完成した時点において、LDD領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。

【0068】次に、ゲート配線となる導電膜を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。本実施例では、第1導電膜123と第2導電膜124とでなる積層膜を形成する。(図2(D))

【0069】ここで第1導電膜123、第2導電膜124としては、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、クロム(Cr)、シリコン(Si)から選ばれた元素、または前記元素を主成分とする導電膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または前記元素を組み合わせた合金膜(代表的にはMo-W合金膜、Mo-Ta合金膜、タングステンシリサイド膜等)を用いることができる。

【0070】なお、第1導電膜123は10～50nm(好ましくは20～30nm)とし、第2導電膜124は200～400nm(好ましくは250～350nm)とすれば良い。本実施例では、第1導電膜123と

して、50 nm厚の窒化タングステン(WN)膜を、第2導電膜124として、350 nm厚のタングステン膜を用いる。なお、図示しないが、第1導電膜123の下にシリコン膜を2~20 nm程度の厚さで形成しておくことは有効である。これによりその上に形成される導電膜の密着性の向上と、酸化防止を図ることができる。

【0071】また、第1導電膜123として窒化タンタル膜、第2導電膜としてタンタル膜を用いることも有効である。

【0072】次に、第1導電膜123と第2導電膜124とを一括でエッチングして400 nm厚のゲート配線125~128を形成する。この時、制御回路に形成されるゲート配線126、127はn型不純物領域(b)120~122の一部とゲート絶縁膜115を介して重なるように形成する。この重なった部分が後にLov領域となる。なお、ゲート配線128a、128bは断面では二つに見えるが実際は連続的に繋がった一つのパターンから形成されている。(図2(E))

【0073】次に、レジストマスク129を形成し、p型不純物元素(本実施例ではボロン)を添加して高濃度にボロンを含む不純物領域130、131を形成する。本実施例ではジボラン(B_2H_6)を用いたイオンドープ法(勿論、イオンインプランテーション法でも良い)により $3 \times 10^{20} \sim 3 \times 10^{21} \text{ atoms/cm}^3$ (代表的には $5 \times 10^{20} \sim 1 \times 10^{21} \text{ atoms/cm}^3$)濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でp型不純物元素を含む不純物領域をp型不純物領域(a)と定義する。(図3(A))

【0074】次に、レジストマスク129を除去し、ゲート配線及びpチャネル型TFTとなる領域を覆う形でレジストマスク132~134を形成する。そして、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不純物領域135~141を形成する。ここでも、フォスフィン(PH_3)を用いたイオンドープ法(勿論、イオンインプランテーション法でも良い)で行い、この領域のリンの濃度は $1 \times 10^{20} \sim 1 \times 10^{21} \text{ atoms/cm}^3$ (代表的には $2 \times 10^{20} \sim 5 \times 10^{21} \text{ atoms/cm}^3$)とする。(図3(B))

【0075】なお、本明細書中では上記濃度範囲でn型不純物元素を含む不純物領域をn型不純物領域(c)と定義する。また、不純物領域135~141が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前工程で添加されたリンまたはボロンの影響は考えなくて良い。従って、本明細書中では不純物領域135~141はn型不純物領域(c)と言い換えても構わない。

【0076】次に、レジストマスク132~134を除去し、ゲート配線125~128をマスクとして自己整合的にn型不純物元素(本実施例ではリン)を添加す

る。こうして形成された不純物領域143~146には前記n型不純物領域(b)の $1/2 \sim 1/10$ (代表的には $1/3 \sim 1/4$)の濃度(但し、前述のチャネルドープ工程で添加されたボロン濃度よりも5~10倍高い濃度、代表的には $1 \times 10^{16} \sim 5 \times 10^{18} \text{ atoms/cm}^3$ 、典型的には $3 \times 10^{17} \sim 3 \times 10^{18} \text{ atoms/cm}^3$)でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でn型不純物元素を含む不純物領域(但し、p型不純物領域(a)を除く)をn型不純物領域(c)と定義する。(図3(C))

【0077】なお、この工程ではゲート配線で隠された部分を除いて全ての不純物領域にも $1 \times 10^{16} \sim 5 \times 10^{18} \text{ atoms/cm}^3$ の濃度でリンが添加されているが、非常に低濃度であるため各不純物領域の機能には影響を与えない。また、n型不純物領域(b)142~147には既にチャネルドープ工程で $1 \times 10^{15} \sim 1 \times 10^{18} \text{ atoms/cm}^3$ の濃度のボロンが添加されているが、この工程ではp型不純物領域(b)に含まれるボロンの5~10倍の濃度でリンが添加されるので、この場合もボロンはn型不純物領域(b)の機能には影響を与えないと考えて良い。

【0078】次に、第1層間絶縁膜148を形成する。第1層間絶縁膜148としては、珪素を含む珪素膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は100~400 nmとすれば良い。本実施例では、プラズマCVD法で SiH_4 、 N_2O 、 NH_3 を原料ガスとし、200 nm厚の窒化酸化シリコン膜(但し窒素濃度が25~50 atomic%)を用いる。

【0079】その後、それぞれの濃度で添加されたn型またはp型不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。ファーネスアニール法で行う場合は、不活性雰囲気空气中において500~800℃、好ましくは550~600℃で行えば良い。本実施例では600℃、4時間の熱処理を行い、不純物元素を活性化する。(図3(D))

【0080】本実施例ではタングステンを配線材料として用いているが、タングステン膜は非常に酸化に弱いことが知られている。即ち、保護膜で覆って酸化してもピンホールが保護膜に存在すればただちに酸化されてしまう。ところが、本実施例では酸化防止膜としては非常に有効な窒化シリコン膜を用い、且つ、窒化シリコン膜に対して窒化酸化シリコン膜を積層しているため、窒化シリコン膜のピンホールの問題を気にせずに高い温度で活性化工程を行うことが可能である。

【0081】次に、活性化工程の後、3~100%の水素を含む雰囲気中で、300~450℃で1~4時間の

熱処理を行い、活性層の水素化を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。

【0082】活性化工程を終えたら、第1層間絶縁膜148の上に500nm～1.5μm厚の第2層間絶縁膜149を形成する。本実施例では第2層間絶縁膜149として800nm厚の酸化シリコン膜をプラズマCVD法により形成する。こうして第1層間絶縁膜（窒化酸化シリコン膜）148と第2層間絶縁膜（酸化シリコン膜）149との積層膜となる1μm厚の層間絶縁膜を形成する。

【0083】なお、後の工程で耐熱性が許せば、第2層間絶縁膜149として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB（ベンゾシクロブテン）等の有機樹脂膜を用いることも可能である。

【0084】その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース配線150～153と、ドレイン配線154～156を形成する。なお、CMOS回路を形成するためにドレイン配線154はpチャネル型TFTとnチャネル型TFTとの間で共通化されている。また、図示していないが、本実施例ではこの配線を、Ti膜を200nm、Tiを含むアルミニウム膜500nm、Ti膜100nmをスパッタ法で連続して形成した3層構造の積層膜とする。（図4（A））

【0085】次に、パッシベーション膜157として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で50～500nm（代表的には200～300nm）の厚さで形成する。この時、本実施例では膜の形成に先立ってH₂、NH₃等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起された水素が第1、第2層間絶縁膜中に供給される。この状態で熱処理を行うことで、パッシベーション膜157の膜質を改善するとともに、第1、第2層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。

【0086】また、パッシベーション膜157を形成した後に、さらに水素化工程を行っても良い。例えば、3～100%の水素を含む雰囲気中で、300～450℃で1～12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。なお、水素化工程後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜157に開口部（図示せず）を形成しておいても良い。

【0087】その後、有機樹脂からなる第3層間絶縁膜158を約1μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドア

ミド、BCB（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO₂化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成する。

【0088】次に、画素回路となる領域において、第3層間絶縁膜158上に遮蔽膜159を形成する。なお、本明細書中では光と電磁波を遮るという意味で遮蔽膜という文言を用いる。遮蔽膜159はアルミニウム（Al）、チタン（Ti）、タンタル（Ta）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で100～300nmの厚さに形成する。本実施例では1wt%のチタンを含有させたアルミニウム膜を125nmの厚さに形成する。

【0089】なお、第3層間絶縁膜158上に酸化シリコン膜等の絶縁膜を5～50nm形成しておくこと、この上に形成する遮蔽膜の密着性を高めることができる。また、有機樹脂で形成した第3層間絶縁膜158の表面にCF₄ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜の密着性を向上させることができる。

【0090】また、このチタンを含有させたアルミニウム膜を用いて、遮蔽膜だけでなく他の接続配線を形成することも可能である。例えば、制御回路内で回路間をつなぐ接続配線を形成できる。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第3層間絶縁膜にコンタクトホールを形成しておく必要がある。

【0091】次に、遮蔽膜159の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により20～100nm（好ましくは30～50nm）の厚さの酸化物160を形成する。本実施例では遮蔽膜159としてアルミニウムを主成分とする膜を用いたため、陽極酸化物160として酸化アルミニウム膜（アルミナ膜）が形成される。

【0092】この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製する。これは15%の酒石酸アンモニウム水溶液とエチレングリコールとを2：8で混合した溶液であり、これにアンモニア水を加え、pHが7±0.5となるように調節する。そして、この溶液中に陰極となる白金電極を設け、遮蔽膜159が形成されている基板を溶液に浸し、遮蔽膜159を陽極として、一定（数mA～数十mA）の直流電流を流す。

【0093】溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま100V/minの昇圧レートで電圧を上昇させて、到

達電圧4.5Vに達したところで陽極酸化処理を終了させる。このようにして遮蔽膜159の表面には厚さ約50nmの陽極酸化物160を形成することができる。また、その結果、遮蔽膜159の膜厚は90nmとなる。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化するものである。

【0094】また、ここでは陽極酸化法を用いて遮蔽膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマCVD法、熱CVD法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は20~100nm（好ましくは30~50nm）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、DLC（Diamond like carbon）膜、酸化タンタル膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。

【0095】次に、第3層間絶縁膜158、パッシベーション膜157にドレイン配線156に達するコンタクトホールを形成し、画素電極161を形成する。なお、画素電極162は隣接する別の画素の画素電極である。画素電極161、162は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ITO）膜を110nmの厚さにスパッタ法で形成する。

【0096】また、この時、画素電極161と遮蔽膜159とが陽極酸化物160を介して重なり、保持容量（キャパシタンス・ストレージ）163を形成する。なお、この場合、遮蔽膜159をフローティング状態（電氣的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。

【0097】こうして同一基板上に、制御回路と画素回路とを有したアクティブマトリクス基板が完成した。なお、図4（B）においては、制御回路にはpチャネル型TFT1301、nチャネル型TFT1302、1303が形成され、画素回路にはnチャネル型TFTでなる画素TFT1304が形成される。

【0098】制御回路のpチャネル型TFT1301には、チャネル形成領域201、ソース領域202、ドレイン領域203がそれぞれp型不純物領域（a）で形成される。但し、厳密にはソース202領域及びドレイン領域203に $1 \times 10^{16} \sim 5 \times 10^{18} \text{ atoms/cm}^3$ の濃度でリンを含んでいる。

【0099】また、nチャネル型TFT1302には、チャネル形成領域204、ソース領域205、ドレイン領域206、そしてチャネル形成領域とドレイン領域との間に、ゲート絶縁膜を介してゲート配線と重なった領域（本明細書中ではこのような領域をLov領域という。なお、ovはoverlapの意味で付した。）207が形成さ

れる。この時、Lov領域207は $2 \times 10^{16} \sim 5 \times 10^{19} \text{ atoms/cm}^3$ の濃度でリンを含み、且つ、ゲート配線と全部重なるように形成される。

【0100】また、nチャネル型TFT1303には、チャネル形成領域208、ソース領域209、ドレイン領域210、そしてチャネル形成領域を挟むようにしてLDD領域211、212が形成される。即ち、ソース領域とチャネル形成領域との間及びドレイン領域とチャネル形成領域との間にLDD領域が形成される。

【0101】なお、この構造ではLDD領域211、212の一部がゲート配線と重なるように配置されたために、ゲート絶縁膜を介してゲート配線と重なった領域（Lov領域）とゲート配線と重ならない領域（本明細書中ではこのような領域をLoff領域という。なお、offはoffsetの意味で付した。）が実現されている。

【0102】ここで図6に示す断面図は図4（B）に示したnチャネル型TFT1303を図3（C）の工程まで作製した状態を示す拡大図である。ここに示すように、LDD領域211はさらにLov領域211a、Loff領域211bに区別できる。また、前述のLov領域211aには $2 \times 10^{16} \sim 5 \times 10^{19} \text{ atoms/cm}^3$ の濃度でリンが含まれるが、Loff領域211bはその1~2倍（代表的には1.2~1.5倍）の濃度でリンが含まれる。

【0103】また、画素TFT1304には、チャネル形成領域213、214、ソース領域215、ドレイン領域216、Loff領域217~220、Loff領域218、219に接したn型不純物領域（a）221が形成される。この時、ソース領域215、ドレイン領域216はそれぞれn型不純物領域（a）で形成され、Loff領域217~220はn型不純物領域（c）で形成される。

【0104】本実施例では、画素回路および制御回路が要求する回路仕様に依じて各回路を形成するTFTの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができる。具体的には、nチャネル型TFTは回路仕様に依じてLDD領域の配置を異ならせ、Lov領域またはLoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したTFT構造と、低オフ電流動作を重視したTFT構造とを実現できる。

【0105】例えば、アクティブマトリクス型液晶表示装置の場合、nチャネル型TFT1302は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフト回路、バッファ回路などの制御回路に適している。即ち、チャネル形成領域とドレイン領域との間のみにLov領域を形成することで、できるだけ抵抗成分を低減させつつホットキャリア対策を重視した構造となっている。これは上記回路群の場合、ソース領域とドレイン領域の機能が変わらず、キャリア（電子）の移動する方向が一定だからである。

【0106】但し、必要に応じてチャネル形成領域を挟んでLov領域を形成することもできる。即ち、ソース領域とチャネル形成領域の間、及びドレイン領域とチャネル形成領域との間に形成することも可能である。

【0107】また、nチャネル型TFT1303はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路（サンプルホールド回路）に適している。即ち、Lov領域を形成することでホットキャリア対策とし、さらにLoff領域を形成することで低オフ電流動作を実現する。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が180° 変わるため、ゲート配線を中心に線対称となるような構造としなければならない。なお、場合によってはLov領域のみとすることもありうる。

【0108】また、nチャネル型TFT1304は低オフ電流動作を重視した画素回路、サンプリング回路（サンプルホールド回路）に適している。即ち、オフ電流値を増加させる要因となりうるLov領域を配置せず、Loff領域とオフセット領域を配置することで低オフ電流動作を実現している。また、制御回路のLDD領域よりも低い濃度のLDD領域をLoff領域として用いることで、多少オン電流値が低下しても徹底的にオフ電流値を低減する対策を打っている。さらに、n型不純物領域（a）221はオフ電流値を低減する上で非常に有効であることが確認されている。

【0109】また、チャネル長3〜7 μ mに対してnチャネル型TFT1302のLov領域207の長さ（幅）は0.3〜3.0 μ m、代表的には0.5〜1.5 μ mとすれば良い。また、nチャネル型TFT303のLov領域211a、212aの長さ（幅）は0.3〜3.0 μ m、代表的には0.5〜1.5 μ m、Loff領域211b、212bの長さ（幅）は1.0〜3.5 μ m、代表的には1.5〜2.0 μ mとすれば良い。また、画素TFT1304に設けられるLoff領域217〜220の長さ（幅）は0.5〜3.5 μ m、代表的には2.0〜2.5 μ mとすれば良い。

【0110】さらに、pチャネル型TFT1301は自己整合（セルフアライン）的に形成され、nチャネル型TFT1302〜1304は非自己整合（ノンセルフアライン）的に形成されている点も本発明の特徴の一つである。

【0111】また、本実施例では保持容量の誘電体として比誘電率が7〜9と高いアルミナ膜を用いたことで、必要な容量を形成するために必要な保持容量の占有面積を少なくすることができる。さらに、本実施例のように画素TFT上に形成される遮蔽膜を保持容量の一方の電極とすることで、アクティブマトリクス型液晶表示装置の画像表示部の開口率を向上させることができる。

【0112】なお、本発明は本実施例に示した保持容量の構造に限定される必要はない。例えば、本出願人によ

る特願平9-316567号出願、特願平9-273444号出願または特願平10-254097号出願に記載された構造の保持容量を用いることもできる。

【0113】ここでアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図5に示すように、図4（B）の状態の基板に対し、配向膜501を形成する。本実施例では配向膜としてポリイミド膜を用いる。また、対向基板502には、透明導電膜503と、配向膜504とを形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。

【0114】次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するように調節する。そして、画素回路と、制御回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶505を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶材料を用いれば良い。このようにして図5に示すアクティブマトリクス型液晶表示装置が完成する。

【0115】〔実施例2〕

【0116】ここでは画素部の画素TFTと、画素部の周辺に設けられる駆動回路（ソース信号線駆動回路、ゲート信号線駆動回路等）の回路TFTを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、CMOS回路と、nチャネル型TFTとを図示することにする。

【0117】図5（A）において、6000は耐熱性を有する基板であり、石英基板、シリコン基板、セラミックス基板、金属基板（代表的にはステンレス基板）を用いれば良い。どの基板を用いる場合においても、必要に応じて下地膜（好ましくは珪素を主成分とする絶縁膜）を設けても構わない。

【0118】次に基板表面をフッ素を含むプラズマ6001aで処理した後、その処理した表面6001b上に20〜6050nm（好ましくは30〜80nm）の厚さで非晶質構造を有する半導体膜を、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質シリコン膜を53nmの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜を形成する場合、下地膜と非晶質シリコン膜とは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気中に晒さないことでその表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる。

【0119】そして、公知の結晶化技術を使用して非晶質シリコン膜から結晶質シリコン膜6002を形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良いが、ここでは、特開平7-6030652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜6002を形成した。

【0120】なお、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ni）を含有した溶液をスピンコート法により塗布し、Ni含有層を形成した。また、触媒元素としてはニッケル以外にも、コバルト（Co）、鉄（Fe）、パラジウム（Pd）、白金（Pt）、銅（Cu）、金（Au）等を用いることができる。

【0121】また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。

【0122】また結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、400～500℃で1時間程度の熱処理を行い、含有水素量を5at om%以下にしてから結晶化させることが望ましい。触媒元素の添加工程が終了したら、450℃で1時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において500～700℃（代表的には550～650℃）の温度で4～24時間の加熱処理を加えて非晶質シリコン膜の結晶化を行う。本実施例では窒素雰囲気中で600℃、12時間の加熱処理を行い非晶質シリコン膜の結晶化を行った。

【0123】非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では53nm）よりも1～15%程度減少した。（図5（A））。

【0124】そして結晶質シリコン膜6002上に酸化珪素膜からなる130nmの厚さの保護酸化膜6003を形成した。そして結晶質シリコン膜6002にゲッタリング領域を形成するために、保護酸化膜6003に開口部6004を形成した。（図5（B））

【0125】そしてレジストマスク6005を除去した後に、結晶質シリコン膜6002中のニッケルを除去するために、リンをドーピングする。すると、開口部6004から結晶質シリコン膜6002にリンがドーピングされ、ゲッタリング領域6007が形成される。このとき、ドーピングの加速電圧と、酸化膜で成る保護酸化膜6007の厚さを最適化し、リンが保護酸化膜6007を実質的に突き抜けないようにする。

【0126】ドーピングはリン（P）の濃度が 1×10

$^{20} \sim 1 \times 10^{21} \text{ atoms/cm}^3$ 程度になるように調節した。本実施例では、リン（P）の濃度が $5 \times 10^{20} \text{ atoms/cm}^3$ となるように、イオンドーピング装置を用いて行った。

【0127】なお、イオンドーピングの際の加速電圧は10keVとした。10keVの加速電圧であれば、リンは保護酸化膜6007の厚さを100nm以上とするとほとんど通過することができない。

【0128】その後、600℃の窒素雰囲気にて1～12時間（本実施例では12時間）熱アニールし、ニッケル元素のゲッタリングを行った。加熱によりニッケルがリンに吸い寄せられることになる。600℃の温度のもとでは、リン原子は膜中をほとんど動かないが、ニッケル原子は数100μm程度またはそれ以上の距離を移動することができる。このことからリンがニッケルのゲッタリングに最も適した元素の1つであることが理解できる。（図5（C））

【0129】次に保護酸化膜6003をマスクとしてエッチングし、ゲッタリング領域6007を除去する。（図5（D））

【0130】そして保護酸化膜6003を除去した後に（図6（A））、非晶質シリコン膜6002を覆うように基板6001上に酸化珪素膜からなる酸化膜6008aを形成した。本実施例では20nmの厚さで形成した。（図6（B））

【0131】次に結晶質シリコン膜6003を酸化性気体の雰囲気中でアッシングすることにより、結晶質シリコン膜6003のシリコンの密度を上げ、膜を緻密にした。本実施例では、950℃で酸素雰囲気下で熱酸化し、結晶質シリコン膜6003の膜厚を15nm程度減少させた。（図6（C））

【0132】そして熱酸化により厚さが大きくなった熱処理後酸化膜6008bを除去し（図6（D））、パターンニングすることによって、半導体膜6010、6011、6012を形成した。（図7（A））

【0133】そして、半導体膜6010、6011、6012を覆って第1ゲート絶縁膜6013が形成される。代表的には、酸化珪素膜又は窒化珪素膜からなる第1ゲート絶縁膜6013を、その膜厚が5～200nm（好ましくは100～150nm）となるように形成すれば良い。本実施例では酸化珪素膜または酸化珪素を主成分とする膜からなる第1ゲート絶縁膜6013の膜厚を40nmとした。（図7（B））

【0134】次にレジストマスク6014を利用して第1ゲート絶縁膜6013の一部をエッチングすることにより、半導体膜6012の一部を露出させた。そしてリンをドーピングすることによって、Csの一部となる不純物領域（Cs領域）6015を形成した。ドーピングは加速電圧10keV程度で行い、リン（P）の濃度が $1 \times 10^{19} \sim 1 \times 10^{20} \text{ atoms/cm}^3$ 程度になる

ように調節した。本実施例では、リン(P)の濃度が $5 \times 10^{19} \text{ atoms/cm}^3$ となるように、イオンドーピング装置を用いて行った。(図7(C))

【0135】レジストマスク6014を除去した後、第2ゲート絶縁膜6016を形成した。代表的には、第2ゲート絶縁膜6016の膜厚は5~200nm(好ましくは100~150nm)とすれば良い。本実施例では窒化珪素膜からなる第2ゲート絶縁膜6016を、その膜厚が20nmとなるように形成した。(図7(D))

【0136】そして第1導電膜6017及び第2導電膜6018を順に形成した。本実施例ではゲート電極を多層構造とするが、ゲート電極を単層で形成していてもよい。

【0137】そして開口部6004及び結晶質シリコン膜6002のpチャネル型TFTが形成される部分を覆ってレジストマスク6005を形成した。そして結晶質シリコン膜6002のnチャネル型TFTが形成される部分にしきい値電圧を制御する目的で、p型を付与する不純物としてボロン(B)をドーピングした。ドーピングは加速電圧30keV程度で行い、ボロン(B)の濃度が $5 \times 10^{17} \sim 5 \times 10^{18} \text{ atoms/cm}^3$ 程度になるように調節した。本実施例では、ボロン(B)の濃度が $1 \times 10^{18} \text{ atoms/cm}^3$ となるようにした。ボロン(B)の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。そして結晶質シリコン膜6002の特性によっては、しきい値電圧を制御するためにボロン(B)ではなくリン(P)を添加しても良い。ここでのボロン(B)添加は必ずしも必要でないが、結晶質シリコン膜6002のボロン(B)を添加した部分(チャネルドープ部)6006はnチャネル型TFTのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。(図8(A))

【0138】第1導電膜6017はn型の不純物を有する結晶質シリコン膜であり、CVD法を用いて150nmの膜厚で形成されている。また第2導電膜6018はタングステンシリサイドであり、スパッタリングにより150nmの膜厚で形成されている。(図8(B))この場合、金属膜を用いるよりも若干抵抗が上がるが、金属シリサイド膜と珪素膜との積層構造は耐熱性も高く、酸化にも強いので有効な構造である。なお第1導電膜6021は窒化タンタル(TaN)、窒化タングステン(WN)、窒化チタン(TiN)膜、窒化モリブデン(MoN)、タングステンシリサイド、チタンシリサイドまたはモリブデンシリサイドで形成しても良く、第2導電膜6022はタンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜(代表的にはMo-W合金膜、Mo-Ta合金膜)で形成しても良い。

【0139】次に第1導電膜6017及び第2導電膜6018をパターニングし、pチャネル型TFTのゲート電極6020、nチャネル型のTFT6021、6022、Cs電極6023を形成した。(図8(C))

【0140】そしてゲート電極6020、6021、6022、Cs電極6023をマスクとして利用し、半導体膜6010、6011及び半導体膜6012の一部にn型を付与する不純物をドーピングし、不純物領域6024~6029を形成した。n型を付与する不純物としては、リン(P)や砒素(As)を用いれば良く、ここではリン(P)を添加すべく、フォスフィン(PH₃)を用いたイオンドープ法を適用した。ドーピングは加速電圧40keV程度で行い、リン(P)の濃度が $5 \times 10^{17} \sim 5 \times 10^{18} \text{ atoms/cm}^3$ 程度になるように調節した。本実施例では、不純物領域6024~6029のリン(P)の濃度が $1 \times 10^{18} \text{ atoms/cm}^3$ となるように、イオンドーピング装置を用いて行った。本明細書中では、ここで形成された不純物領域6024~6029に含まれるn型を付与する不純物の濃度を(n-)と表す。(図8(D))

【0141】次にpチャネル型TFTとなる半導体膜6010と、nチャネル型TFTとなる半導体膜6011、6012の一部を覆うようにレジストマスク6030、6031、6032を形成した。そしてレジストマスク6030、6031、6032を利用して半導体膜6011、6012の一部にn型を付与する不純物をドーピングし、不純物領域6033~6036を形成した。

【0142】不純物領域6033~6036の形成は、フォスフィン(PH₃)を用いたイオンドープ法で行い、ドーピングは加速電圧40keV程度で行い、リン(P)の濃度が $5 \times 10^{19} \sim 5 \times 10^{20} \text{ atoms/cm}^3$ 程度になるように調節した。本実施例では、不純物領域6033~6036のリン(P)の濃度が $1 \times 10^{20} \text{ atoms/cm}^3$ となるようにした。本明細書中では、ここで形成された不純物領域6033~6036に含まれるn型を付与する不純物の濃度を(n+)と表す。(図9(A))

【0143】レジストマスク6030~6032を除去し、nチャネル型TFTとなる部分及びCsとなる部分をレジストマスク6039で覆った。そして半導体膜6010にp型を付与する不純物をドーピングした。本実施例では、ジボラン(B₂H₆)を用いたイオンドープ法で不純物領域6037、6038を形成した。ドーピングは加速電圧40keV程度で行い、ボロン(B)の濃度が $5 \times 10^{19} \sim 5 \times 10^{20} \text{ atoms/cm}^3$ 程度になるように調節した。本実施例では、不純物領域6037、6038のボロン(B)の濃度が $1 \times 10^{20} \text{ atoms/cm}^3$ となるようにした。本明細書中では、ここで形成された不純物領域6037、6038に含まれる

p型を付与する不純物元素の濃度を(p+)と表す。不純物領域6037、6038には、既に前工程で添加されたリン(P)またはボロン(B)が含まれているが、それに比して十分に高い濃度でボロン(B)が添加されるので、p型の導電性が確保され、TFTの特性に何ら影響を与えることはない。(図9(B))

【0144】レジストマスク6039を除去した後、絶縁膜6040を形成した。絶縁膜6040は窒化珪素膜からなり、CVD法によって膜厚70nmに形成された。(図9(C))

【0145】次に窒素雰囲気下、850℃で30分の条件で加熱することにより、不純物領域に含まれる不純物が半導体膜6010~6012内で拡散してゲート電極6020~6022の下部にまで広がる。ゲート電極6020~6022の下部に位置する不純物領域6041~6046をL_{ov}領域と称する。またゲート電極6020~6022の下部に位置しておらず、不純物領域(ソース領域またはドレイン領域)6033~6036に接している不純物領域6047~6050をL_{of}領域と称する。不純物領域6033~6038、6041~6050は上記熱処理によって活性化される。(図10(A))

【0146】次に酸化シリコン又は酸化窒化シリコンからなる第1の層間絶縁膜6052を500~60500nmの厚さで形成する。本実施例では、窒化珪素を用い1000nmの厚さで形成した。その後、ソース領域またはドレイン領域6033~6038に達するコンタクトホールを形成し、ソース配線6053、6055、6057と、ドレイン配線6054、6056、6058を形成する。なお、図示していないが、本実施例ではこのソース配線、ドレイン配線を、Ti膜60nm、窒素を含むTi膜40nm、Siを含むアルミニウム膜300nm、Ti膜100nmをスパッタ法で連続して形成した4層構造の積層膜とした。(図10(B))

【0147】次にソース配線6053、6055、6057と、ドレイン配線6054、6056、6058を覆うように第1層間絶縁膜6052上に窒化珪素膜からなるパッシベーション膜6060を220nmの厚さで形成する。(図10(C))

そしてパッシベーション膜6060を覆うようにして第2層間絶縁膜6061が形成される。この第2層間絶縁膜6061はアクリル膜からなり、厚さが800nmに形成される。

【0148】アクリル膜からなる第2層間絶縁膜6061を150℃、0.3hrの条件で加熱した後、第2層間絶縁膜6061の上にTi膜またはTiを主成分とする厚さが100nmの遮光膜6062を形成する。(図10(A))

【0149】そして、遮光膜6062を覆うように第2層間絶縁膜6061上に第3層間絶縁膜6063を形成

した。第3層間絶縁膜6063はアクリル膜からなり、その厚さは500nm~1000nmで形成される。本実施例では第3層間絶縁膜6063の厚さを800nmとした。(図10(B))

【0150】第3層間絶縁膜6063にはコンタクトホールが形成され、その後、画素電極6064が形成される。本実施例では画素電極6064の厚さを2.8μmとした。画素電極6064はコンタクトホールを介してドレイン配線6058と電気的に接続される。画素電極6064は透明導電膜を用いれば良い。(図10(C))

【0151】以上のように、本発明の半導体装置はドライバ回路および画素マトリクス回路に様々な特徴を有しており、これらの相乗効果によって明るく高精細な画像が得られ、動作性能および信頼性の高い電気光学装置を得る。そして、そのような電気光学装置を部品として搭載した高性能な電子機器を得る。

【0152】[実施例3]本願発明を実施して形成されたCMOS回路や画素部は様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。

【0153】その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図14、図15及び図16に示す。

【0154】図14(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。本発明を画像入力部2002、表示部2003やその他の信号制御回路に適用することができる。

【0155】図14(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表示部2102やその他の信号制御回路に適用することができる。

【0156】図14(C)はモバイルコンピュータ(モバイルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。本発明は表示部2205やその他の信号制御回路に適用できる。

【0157】図14(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303等を含む。本発明は表示部2302やその他の信号制御回路に適用することができる。

【0158】図14(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部2402やその他の信号制御回路に適用することができる。

【0159】図14(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。本願発明を表示部2502やその他の信号制御回路に適用することができる。

【0160】図15(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。本発明は投射装置2601の一部を構成する液晶表示装置2808やその他の信号制御回路に適用することができる。

【0161】図15(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。本発明は投射装置2702の一部を構成する液晶表示装置2808やその他の信号制御回路に適用することができる。

【0162】なお、図15(C)は、図15(A)及び図15(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804~2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図15(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。

【0163】また、図15(D)は、図15(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図15(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。

【0164】ただし、図15に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びEL表示装置での適用

例は図示していない。

【0165】図16(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本願発明を音声出力部2902、音声入力部2903、表示部2904やその他の信号制御回路に適用することができる。

【0166】図16(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表示部3002、3003やその他の信号回路に適用することができる。

【0167】図16(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。

【0168】以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1、2のどのような組み合わせからなる構成を用いても実現することができる。

【0169】[実施例4]本実施例では、本願発明を用いてEL(エレクトロルミネッセンス)表示装置を作製した例について説明する。

【0170】図17(A)は本願発明を用いたEL表示装置の上面図である。図117(A)において、4010は基板、4011は画素部、4012はソース側駆動回路、4013はゲート側駆動回路であり、それぞれの駆動回路は配線4014~4016を経てFPC4017に至り、外部機器へと接続される。

【0171】このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材6000、シーリング材(ハウジング材ともいう)7000、密封材(第2のシーリング材)7001が設けられている。

【0172】また、図17(B)は本実施例のEL表示装置の断面構造であり、基板4010、下地膜4021の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。)4022及び画素部用TFT4023(但し、ここではEL素子への電流を制御するTFTだけ図示している。)が形成されている。これらのTFTは公知の構造(トップゲート構造またはボトムゲート構造)を用いれば良い。

【0173】本願発明は、駆動回路用TFT4022、画素部用TFT4023に際して用いることができる。

【0174】本願発明を用いて駆動回路用TFT4022、画素部用TFT4023が完成したら、樹脂材料で

なる層間絶縁膜（平坦化膜）4026の上に画素部用TFT4023のドレインと電氣的に接続する透明導電膜でなる画素電極4027を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ITOと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極4027を形成したら、絶縁膜4028を形成し、画素電極4027上に開口部を形成する。

【0175】次に、EL層4029を形成する。EL層4029は公知のEL材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、EL材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。

【0176】本実施例では、シャドーマスクを用いて蒸着法によりEL層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（CCM）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。

【0177】EL層4029を形成したら、その上に陰極4030を形成する。陰極4030とEL層4029の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でEL層4029と陰極4030を連続成膜するか、EL層4029を不活性雰囲気中で形成し、大気解放しないで陰極4030を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。

【0178】なお、本実施例では陰極4030として、LiF（フッ化リチウム）膜とAl（アルミニウム）膜の積層構造を用いる。具体的にはEL層4029上に蒸着法で1nm厚のLiF（フッ化リチウム）膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極4030は4031で示される領域において配線4016に接続される。配線4016は陰極4030に所定の電圧を与えるための電源供給線であり、導電性ペースト材料4032を介してFPC4017に接続される。

【0179】4031に示された領域において陰極4030と配線4016とを電氣的に接続するために、層間絶縁膜4026及び絶縁膜4028にコンタクトホール

を形成する必要がある。これらは層間絶縁膜4026のエッチング時（画素電極用コンタクトホール形成時）や絶縁膜4028のエッチング時（EL層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜4028をエッチングする際に、層間絶縁膜4026まで一括でエッチングしても良い。この場合、層間絶縁膜4026と絶縁膜4028が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。

【0180】このようにして形成されたEL素子の表面を覆って、パッシベーション膜6003、充填材6004、カバー材6000が形成される。

【0181】さらに、EL素子部を囲むようにして、カバー材6000と基板4010の内側にシーリング材が設けられ、さらにシーリング材7000の外側には密封材（第2のシーリング材）7001が形成される。

【0182】このとき、この充填材6004は、カバー材6000を接着するための接着剤としても機能する。充填材6004としては、PVC（ポリビニルクロライド）、エポキシ樹脂、シリコン樹脂、PVB（ポリビニルブチラル）またはEVA（エチレンビニルアセテート）を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。

【0183】また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。

【0184】スペーサーを設けた場合、パッシベーション膜6003はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。

【0185】また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP（Fiberglass-Reinforced Plastic）板、PVF（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十 μ mのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0186】但し、EL素子からの発光方向（光の放射方向）によっては、カバー材6000が透光性を有する必要がある。

【0187】また、配線4016はシーリング材7000および密封材7001と基板4010との隙間を通過してFPC4017に電氣的に接続される。なお、ここでは配線4016について説明したが、他の配線4014、4015も同様にしてシーリング材7000および密封材7001の下を通過してFPC4017に電氣的に接続される。

【0188】[実施例5]本実施例では、本願発明を用いて実施例4とは異なる形態のEL表示装置を作製した例について、図18(A)、(B)を用いて説明する。図17(A)、(B)と同じ番号のものは同じ部分を指しているため説明は省略する。

【0189】図18(A)は本実施例のEL表示装置の上面図であり、図18(A)をA-A'で切断した断面図を図18(B)に示す。

【0190】実施例4に従って、EL素子の表面を覆ってパッシベーション膜6003までを形成する。

【0191】さらに、EL素子を覆うようにして充填材6004を設ける。この充填材6004は、カバー材6000を接着するための接着剤としても機能する。充填材6004としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。

【0192】また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもちさせてもよい。

【0193】スペーサーを設けた場合、パッシベーション膜6003はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。

【0194】また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass-Reinforced Plastic)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十 μ mのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0195】但し、EL素子からの発光方向(光の放射方向)によっては、カバー材6000が透光性を有する必要がある。

【0196】次に、充填材6004を用いてカバー材6000を接着した後、充填材6004の側面(露出面)を覆うようにフレーム材6001を取り付ける。フレーム材6001はシーリング材(接着剤として機能する)6002によって接着される。このとき、シーリング材6002としては、光硬化性樹脂を用いるのが好ましいが、EL層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材6002はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材6002の内部に乾燥剤を添加してあっても良い。

【0197】また、配線4016はシーリング材6002と基板4010との隙間を通してFPC4017に電気的に接続される。なお、ここでは配線4016について説明したが、他の配線4014、4015も同様にしてシーリング材6002の下を通してFPC4017に電気的に接続される。

【0198】[実施例6]ここでEL表示パネルにおける画素部のさらに詳細な断面構造を図19に、上面構造を図20(A)に、回路図を図20(B)に示す。図19、図20(A)及び(B)では共通の符号を用いるので互いに参照すれば良い。

【0199】図19において、基板3501上に設けられたスイッチング用TFT3502は本願発明のNTFTを用いて形成される(実施例1、2参照)。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、本願発明のPTFTを用いて形成しても構わない。

【0200】また、電流制御用TFT3503は本願発明のNTFTを用いて形成される。このとき、スイッチング用TFT3502のドレイン配線35は配線36によって電流制御用TFTのゲート電極37に電気的に接続されている。また、38で示される配線は、スイッチング用TFT3502のゲート電極39a、39bを電気的に接続するゲート配線である。

【0201】このとき、電流制御用TFT3503が本願発明の構造であることは非常に重要な意味を持つ。電流制御用TFTはEL素子を通る電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用TFTのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにLDD領域を設ける本願発明の構造は極めて有効である。

【0202】また、本実施例では電流制御用TFT3503をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。

【0203】また、図20(A)に示すように、電流制御用TFT3503のゲート電極37となる配線は3504で示される領域で、電流制御用TFT3503のドレイン配線40と絶縁膜を介して重なる。このとき、3504で示される領域ではコンデンサが形成される。こ

のコンデンサ3504は電流制御用TFT3503のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線40は電流供給線(電源線)3506に接続され、常に一定の電圧が加えられている。

【0204】スイッチング用TFT3502及び電流制御用TFT3503の上には第1パッシベーション膜41が設けられ、その上に樹脂絶縁膜でなる平坦化膜42が形成される。平坦化膜42を用いてTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いので、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成するように画素電極を形成する前に平坦化しておくことが望ましい。

【0205】また、43は反射性の高い導電膜でなる画素電極(EL素子の陰極)であり、電流制御用TFT3503のドレインに電気的に接続される。画素電極43としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。

【0206】また、絶縁膜(好ましくは樹脂)で形成されたバンク44a、44bにより形成された溝(画素に相当する)の中に発光層45が形成される。なお、ここでは一画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応した発光層を作り分けても良い。発光層とする有機EL材料としては π 共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン(PPV)系、ポリビニルカルバゾール(PVK)系、ポリフルオレン系などが挙げられる。

【0207】なお、PPV系有機EL材料としては様々な型のものがあるが、例えば「H. Shenk, H. Becker, O. Geisen, E. Kluge, W. Kreuder, and H. Spreitzer, "Polymers for Light Emitting Diodes", Euro Display, Proceedings, 1999, p. 33-37」や特開平10-92576号公報に記載されたような材料を用いれば良い。

【0208】具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30~150nm(好ましくは40~100nm)とすれば良い。

【0209】但し、以上の例は発光層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。

【0210】例えば、本実施例ではポリマー系材料を発

光層として用いる例を示したが、低分子系有機EL材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることができる。

【0211】本実施例では発光層45の上にPEDOT(ポリチオフェン)またはPAni(ポリアニリン)でなる正孔注入層46を設けた積層構造のEL層としている。そして、正孔注入層46の上には透明導電膜でなる陽極47が設けられる。本実施例の場合、発光層45で生成された光は上面側に向かって(TFTの上方に向かって)放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。

【0212】陽極47まで形成された時点でEL素子3505が完成する。なお、ここでいうEL素子3505は、画素電極(陰極)43、発光層45、正孔注入層46及び陽極47で形成されたコンデンサを指す。図36Aに示すように画素電極43は画素の面積にはほぼ一致するため、画素全体がEL素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。

【0213】ところで、本実施例では、陽極47の上にさらに第2パッシベーション膜48を設けている。第2パッシベーション膜48としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、有機EL材料の酸化による劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える意味との両方を併せ持つ。これによりEL表示装置の信頼性が高められる。

【0214】以上のように本願発明のEL表示パネルは図19のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なEL表示パネルが得られる。

【0215】なお、本実施例の構成は、実施例1、2の構成と自由に組み合わせて実施することが可能である。また、実施例3の電子機器の表示部として本実施例のEL表示パネルを用いることは有効である。

【0216】[実施例7]本実施例では、実施例6に示した画素部において、EL素子3505の構造を反転させた構造について説明する。説明には図21を用いる。なお、図19の構造と異なる点はEL素子の部分と電流制御用TFTだけであるので、その他の説明は省略することとする。

【0217】図21において、電流制御用TFT350

3は本願発明のPTFTを用いて形成される。作製プロセスは実施例1、2を参照すれば良い。

【0218】本実施例では、画素電極（陽極）50として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。

【0219】そして、絶縁膜でなるバンク51a、51bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層52が形成される。その上にはカリウムアセチルアセトネート（acacKと表記される）でなる電子注入層53、アルミニウム合金でなる陰極54が形成される。この場合、陰極54がパッシベーション膜としても機能する。こうしてEL素子3701が形成される。

【0220】本実施例の場合、発光層52で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。

【0221】なお、本実施例の構成は、実施例1、2の構成と自由に組み合わせて実施することが可能である。また、実施例3の電子機器の表示部として本実施例のEL表示パネルを用いることは有効である。

【0222】[実施例8]本実施例では、図20（B）に示した回路図とは異なる構造の画素とした場合の例について図22（A）～（C）に示す。なお、本実施例において、3801はスイッチング用TFT3802のソース配線、3803はスイッチング用TFT3802のゲート配線、3804は電流制御用TFT、3805はコンデンサ、3806、3808は電流供給線、3807はEL素子とする。

【0223】図22（A）は、二つの画素間で電流供給線3806を共通とした場合の例である。即ち、二つの画素が電流供給線3806を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

【0224】また、図22（B）は、電流供給線3808をゲート配線3803と平行に設けた場合の例である。なお、図22（B）では電流供給線3808とゲート配線3803とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線3808とゲート配線3803とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。

【0225】また、図22（C）は、図22（B）の構造と同様に電流供給線3808をゲート配線3803と平行に設け、さらに、二つの画素を電流供給線3808を中心に線対称となるように形成する点に特徴がある。また、電流供給線3808をゲート配線3803のいず

れか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

【0226】なお、本実施例の構成は、実施例1、2、4または5の構成と自由に組み合わせて実施することが可能である。また、実施例3の電子機器の表示部として本実施例の画素構造を有するEL表示パネルを用いることは有効である。

【0227】[実施例9]実施例6に示した図20（A）、（B）では電流制御用TFT3503のゲートにかかる電圧を保持するためにコンデンサ3504を設ける構造としているが、コンデンサ3504を省略することも可能である。実施例17の場合、電流制御用TFT3503として実施例1、2に示すような本願発明のNTFTを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたLDD領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ3504の代わりとして積極的に用いる点に特徴がある。

【0228】この寄生容量のキャパシタンスは、上記ゲート電極とLDD領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるLDD領域の長さによって決まる。

【0229】また、実施例8に示した図22（A）、（B）、（C）の構造においても同様に、コンデンサ3805を省略することは可能である。

【0230】なお、本実施例の構成は、実施例1、2、4～8の構成と自由に組み合わせて実施することが可能である。また、実施例3の電子機器の表示部として本実施例の画素構造を有するEL表示パネルを用いることは有効である。

【0231】

【発明の効果】本願発明により、非晶質半導体膜をハロゲン元素で終端させることで、非晶質半導体膜を熱結晶化法やレーザー結晶化法を用いて作製される結晶質半導体膜の配向性を高めることができる。


【0232】さらに、そのような結晶質半導体膜を用いることでTFTの特性を向上させ、特性バラツキを低減させることができる。

【図面の簡単な説明】


- 【図1】 画素回路と制御回路の作製工程を示す図。
- 【図2】 画素回路と制御回路の作製工程を示す図。
- 【図3】 画素回路と制御回路の作製工程を示す図。
- 【図4】 画素回路と制御回路の作製工程を示す図。
- 【図5】 TFTの作製工程を示す図。
- 【図6】 TFTの作製工程を示す図。
- 【図7】 TFTの作製工程を示す図。
- 【図8】 TFTの作製工程を示す図。
- 【図9】 TFTの作製工程を示す図。

- 【図10】 T F Tの作製工程を示す図。
 【図11】 半導体膜の結晶化工程を示す図。
 【図12】 実施形態のT F Tの断面を示す図。
 【図13】 半導体膜の結晶化工程を示す図。
 【図14】 電子機器の一例を示す図。
 【図15】 電子機器の一例を示す図。
 【図16】 電子機器の一例を示す図。
 【図17】 E L表示装置の構造を示す図。
 【図18】 E L表示装置の構造を示す図。
 【図19】 E L表示装置の構造を示す図。
 【図20】 E L表示装置の構造を示す図。
 【図21】 E L表示装置の構造を示す図。
 【図22】 E L表示装置の構造を示す図。


【図1】




【図2】




【図3】




【図4】




【図12】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図13】




【例 14】




【例 15】




【例 19】




【図16】




【図17】



【図18】




【図20】





(A)


【図22】



(B)




(B)



(C)

【図21】



フロントページの続き

(51)Int. Cl. ⁷	識別記号	F I	テマコード (参考)
H 0 1 L 21/20		H 0 1 L 21/316	M 5 F 1 1 0
21/205		21/318	C 5 G 4 3 5
21/316		21/322	R
		29/78	6 2 7 G
21/318		G 0 2 F 1/136	5 0 0

21/322

H O 1 L 29/78

6 1 7 V

F ターム(参考) 2H092 JA34 KA05 MA08 MA26 NA24
 5C094 AA13 AA21 AA25 AA43 AA56
 BA03 BA27 BA43 CA19 DA13
 DB01 DB04 EA04 EA05 EA10
 EB02 FA01 FA02 FB02 FB03
 FB05 FB12 FB14 FB15 GB10
 5F045 AA03 AA06 AA08 AB01 AB04
 AB06 AC01 AC02 AC17 AF07
 AF16 BB12 BB16 CA15 DA61
 HA15 HA16
 5F052 AA15 CA00 DA02 DB02 DB03
 DB07 EA15 FA06 GB05 GB09
 JA04 JA10
 5F058 BA20 BB04 BB07 BC02 BC04
 BC08 BC11 BD01 BD04 BD10
 BF07 BF12 BF23 BF29 BF34
 BF62 BF63 BF68 BH01 BJ01
 BJ10
 5F110 AA12 AA30 BB02 BB04 DD01
 DD03 DD05 DD06 DD11 DD13
 DD14 DD15 DD25 EE01 EE02
 EE04 EE05 EE06 EE08 EE14
 EE15 EE27 EE44 FF02 FF03
 FF04 FF06 FF09 FF23 FF28
 FF30 FF36 GG01 GG02 GG25
 GG32 GG33 GG34 GG35 GG36
 GG43 GG45 GG47 GG52 GG55
 HJ01 HJ04 HJ13 HJ18 HJ23
 HL03 HL04 HL06 HL12 HM13
 HM14 HM15 NN03 NN04 NN22
 NN23 NN24 NN27 NN35 NN40
 NN44 NN45 NN46 NN47 NN52
 NN54 NN55 NN58 NN72 PP01
 PP03 PP10 PP13 PP23 PP34
 PP35 QQ01 QQ11 QQ19 QQ24
 QQ25 QQ28
 5G435 AA16 AA17 BB05 BB12 CC09
 EE31 HH12 HH13 HH14 KK05

PATENT ABSTRACTS OF JAPAN

(11)Publication number : **2001-196590**

(43)Date of publication of application : **19.07.2001**

(51)Int.Cl. **H01L 29/786**

H01L 21/336

G02F 1/1368

G09F 9/00

G09F 9/30

H01L 21/20

H01L 21/205

H01L 21/316

H01L 21/318


H01L 21/322

(21)Application number : **2000-
002019**

(71)Applicant : **SEMICONDUCTOR
ENERGY LAB CO LTD**

(22)Date of filing : 07.01.2000 (72)Inventor : YAMAZAKI SHUNPEI
ARAI YASUYUKI

(54) MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE



(57)Abstract:

PROBLEM TO BE SOLVED: To solve the problem that a large number of unpaired bonding hands are formed at crystal grain boundaries, when a crystalline semiconductor film composed of crystal grains is low in orientation properties, and the crystal semiconductor film is deteriorated in carrier (electron, hole) transfer properties.

SOLUTION: This manufacturing method comprises a first process in which the surface of a substrate is exposed to a plasma atmosphere that contains halogen, a second process in which an amorphous semiconductor film is formed on the substrate, a third process in which a layer that contains a catalytic element which promotes the crystallization of the amorphous semiconductor film is formed on the amorphous semiconductor film, a fourth process in which the amorphous semiconductor film is turned into a crystalline semiconductor film through a first thermal treatment, a fifth process in which the crystalline semiconductor film is selectively removed into island-like crystalline semiconductor films, a sixth process in which a gate insulating film is formed on the island-like crystalline semiconductor films, and a seventh process in which the substrate is subjected to a second thermal treatment in an oxidizing atmosphere after the sixth process.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's
decision of rejection]

[Kind of final disposal of application
other than the examiner's decision of
rejection or application converted
registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's
decision of rejection]

[Date of requesting appeal against
examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

**JPO and NCIP are not responsible for any
damages caused by the use of this translation.**

1. This document has been translated by computer. So the translation may not
reflect the original precisely.

2. **** shows the word which can not be translated.

3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The 1st process which exposes the front face of a substrate to the
plasma ambient atmosphere containing a halogen, The 2nd process which forms
the amorphous semiconductor film on said substrate, and the 3rd process which

forms the layer which the catalyst element which promotes crystallization of this amorphous semiconductor film contains on said amorphous semiconductor film, The 4th process which forms the crystalline substance semi-conductor film for said amorphous semiconductor film by 1st heat-treatment, The 5th process which removes said crystalline substance semi-conductor film alternatively, and forms the island-shape crystalline substance semi-conductor film, The production approach of the semiconductor device characterized by having the 6th process which forms gate dielectric film on said island-shape crystalline substance semi-conductor film, and the 7th process which performs 2nd heat-treatment in the oxidizing atmosphere containing a halogen after said 6th process.

[Claim 2] The 1st process which exposes the front face of a substrate to the plasma ambient atmosphere containing a halogen, The 2nd process which forms the amorphous semiconductor film on said substrate, and the 3rd process which forms the layer which the catalyst element which promotes crystallization of this amorphous semiconductor film contains on said amorphous semiconductor film, The 4th process which forms the crystalline substance semi-conductor film for said amorphous semiconductor film by 1st heat-treatment, The 5th process which adds Lynn to the field to which said crystalline substance semi-conductor film was chosen, The 6th process which removes the catalyst element which promotes said crystallization from said crystalline substance semi-conductor film by 2nd heat-treatment, The 7th process which removes said crystalline substance semi-conductor film alternatively, and forms the island-shape crystalline substance semi-conductor film, The production approach of the semiconductor device characterized by having the 8th process which forms gate dielectric film on said island-shape crystalline substance semi-conductor film, and the 9th process which performs 2nd heat-treatment in the oxidizing atmosphere containing a halogen after said 7th process.

[Claim 3] The 1st process which exposes the front face of a substrate to the plasma ambient atmosphere containing a halogen, The 2nd process which forms the amorphous semiconductor film on said substrate, and the 3rd process which

forms the 1st insulator layer alternatively on said amorphous semiconductor film, The 4th process which forms the layer containing the catalyst element which promotes crystallization of this amorphous semiconductor film on said amorphous semiconductor film, The 5th process which forms the crystalline substance semi-conductor film for said amorphous semiconductor film by 1st heat-treatment, The 6th process which removes said 1st insulator layer, and the 7th process which removes said crystalline substance semi-conductor film alternatively, and forms the island-shape crystalline substance semi-conductor film, The production approach of the semiconductor device characterized by having the 8th process which forms gate dielectric film on said island-shape crystalline substance semi-conductor film, and the 9th process which performs 2nd heat-treatment in the oxidizing atmosphere containing a halogen after said 8th process.

[Claim 4] The 1st process which exposes the front face of a substrate to the plasma ambient atmosphere containing a halogen, The 2nd process which forms the amorphous semiconductor film on said substrate, and the 3rd process which forms the 1st insulator layer alternatively on said amorphous semiconductor film, The 4th process which forms the layer containing the catalyst element which promotes crystallization of this amorphous semiconductor film on said amorphous semiconductor film, The 5th process which forms the crystalline substance semi-conductor film for said amorphous semiconductor film by 1st heat-treatment, The 6th process which adds Lynn to the field to which said crystalline substance semi-conductor film was chosen, The 7th process which removes the catalyst element which promotes said crystallization from said crystalline substance semi-conductor film by 2nd heat-treatment, The 8th process which removes said 1st insulator layer, and the 9th process which removes said crystalline substance semi-conductor film alternatively, and forms the island-shape crystalline substance semi-conductor film, The production approach of the semiconductor device characterized by having the 10th process which forms gate dielectric film on said island-shape crystalline substance semi-

conductor film, and the 11th process which performs 2nd heat-treatment in the oxidizing atmosphere containing a halogen after said 9th process.

[Claim 5] The process which exposes the front face of said quartz substrate to the plasma containing a halogen in any 1 term of claim 1 thru/or claim 4 is the production approach of the semiconductor device characterized by carrying out termination of the front face of a quartz substrate by the halogen.

[Claim 6] The plasma which contains said halogen in any 1 term of claim 1 thru/or claim 5 is the production approach of the semiconductor device characterized by being the plasma containing a fluorine atom or a fluorine radical.

[Claim 7] The plasma which contains the halogen exposed to the front face of said quartz substrate in any 1 term of claim 1 thru/or claim 5 is the production approach of the semiconductor device characterized by plasma-izing silicon tetrafluoride.

[Claim 8] any 1 ***** of claim 1 thru/or claim 5 -- the production approach of the semiconductor device characterized by the plasma containing the halogen exposed to the front face of said quartz substrate plasma-izing 3 nitrogen fluoride.

[Claim 9] It is the production approach of the semiconductor device characterized by said catalyst elements being nickel (nickel), germanium (germanium), iron (Fe), palladium (Pd), tin (Sn), lead (Pb), cobalt (Co), platinum (Pt), copper (Cu), and gold (Au) in any 1 term of claim 1 thru/or claim 4.

[Translation done.]

* NOTICES *

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] The invention in this application relates to the semiconductor device which has the circuit which consisted of thin film transistors (henceforth TFT) on the substrate which has an insulating front face, and its production approach. Especially this invention relates to the electronic equipment carrying the electro-optic device represented by the liquid crystal display which prepared the pixel circuit and the control circuit prepared around it on the same substrate, and an electro-optic device.

[0002]

[Description of the Prior Art] A thin film transistor (it is hereafter described as TFT) is producible using the semi-conductor film formed on the substrate. TFT can form various integrated circuits as an active element. the switching element especially prepared in the picture element part of the liquid crystal display of a active-matrix mold -- or it can use as a component which forms the drive circuit prepared around a picture element part.

[0003] Although process temperature is low and TFT using the amorphous silicone film as semi-conductor film is easy to produce, there is a fault that electrical characteristics are low. Therefore, although it could use as a switching element prepared in each pixel, it was not able to form to the drive circuit. However, if TFT is formed by the semi-conductor film (it is hereafter described as the crystalline substance semi-conductor film) which has the crystal structure, it is known that electrical characteristics can be raised. Although the silicone film which has the crystal structure as an example of representation of the crystalline substance semi-conductor film is known also as a polycrystal silicone film, the polish recon film, a microcrystal silicone film, etc., when the crystalline substance silicone films which crystallized the amorphous silicone film with light or heat

energy are many, it is used by the technical field of TFT.

[0004] However, it is necessary to heat-treat at the temperature of 600 degrees C or more, and, as for the heat crystallization using heat energy, the processing time also requires about 10 hours. Therefore, there is a problem on which productivity is reduced. On the other hand, the crystallization technique using light energy has the problem that electrical characteristics are inferior as compared with TFT produced by the heat crystallizing method, although the laser crystallizing method for having used excimer laser light and YAG laser light is learned.

[0005] Moreover, the technique which forms the crystalline substance semiconductor film by the heat crystallizing method using a catalyst element is known. For example, the technique indicated by JP,7-130652,A, JP,8-78329,A, etc. can be used. According to the heat crystallizing method using a catalyst element, catalyst elements, such as nickel, can be introduced into an amorphous silicone film, and a crystalline substance silicone film can be formed by 550 degrees C and heat treatment of 4 hours.

[0006]

[Problem(s) to be Solved by the Invention] The substrate film which consists of silicon oxide, silicon nitride, oxidation silicon nitride, etc. is formed on substrates, such as glass. The crystalline substance semi-conductor film crystallized and obtained by the heat crystallizing method or the laser crystallizing method the amorphous semiconductor film deposited on it Orientation is carried out with the priority to $\langle 111 \rangle$ on the size-related balance of the surface energy of the substrate film and the semi-conductor film, and it is known from the analysis of electron diffraction that much crystal grain which had random bearing also in the direction of other exists. On the other hand, the crystalline substance semiconductor film produced by the heat crystallizing method using catalyst elements, such as nickel, is carrying out orientation of the greater part of the crystal grain to $\langle 110 \rangle$. However, the orientation of others, such as $\langle 111 \rangle$, will be intermingled a little on balance with the surface energy of the substrate film and the semi-

conductor film as mentioned above.

[0007] If a stacking tendency is low in the crystalline substance semi-conductor film which consists of two or more crystal grain, many azygos joint hands will be formed in the grain boundary, and the transport properties of the carrier in the crystalline substance semi-conductor film (an electron and hole) will be reduced. That is, since carriers are scattered about or a trap is carried out, even if it produces TFT by such crystalline substance semi-conductor film, TFT which has high electric field effect mobility is unproducible. Moreover, since a grain boundary exists at random, it causes variation in the electrical characteristics of each TFT.

[0008] This invention aims at raising the stacking tendency of the crystalline substance semi-conductor film produced using the heat crystallizing method or the laser crystallizing method in the amorphous semiconductor film for the purpose of offering a means to solve such a trouble. Furthermore, the property of TFT is raised by using such crystalline substance semi-conductor film, and it aims at reducing property variation.

[0009]

[Means for Solving the Problem] The 1st process exposed to the plasma ambient atmosphere in which this invention includes the front face of a substrate for a halogen, The 2nd process which forms the amorphous semiconductor film on said substrate, and the 3rd process which forms the layer which the catalyst element which promotes crystallization of this amorphous semiconductor film contains on said amorphous semiconductor film, The 4th process which forms the crystalline substance semi-conductor film for said amorphous semiconductor film by 1st heat-treatment, The 5th process which removes said crystalline substance semi-conductor film alternatively, and forms the island-shape crystalline substance semi-conductor film, It is characterized by having the 6th process which forms gate dielectric film on said island-shape crystalline substance semi-conductor film, and the 7th process which performs 2nd heat-treatment in the oxidizing atmosphere containing a halogen after said 6th

process.

[0010] Moreover, the 1st process which exposes the front face of a substrate to the plasma ambient atmosphere containing a halogen, The 2nd process which forms the amorphous semiconductor film on said substrate, and the 3rd process which forms the 1st insulator layer alternatively on said amorphous semiconductor film, The 4th process which forms the layer containing the catalyst element which promotes crystallization of this amorphous semiconductor film on said amorphous semiconductor film, The 5th process which forms the crystalline substance semi-conductor film for said amorphous semiconductor film by 1st heat-treatment, The 6th process which removes said 1st insulator layer, and the 7th process which removes said crystalline substance semi-conductor film alternatively, and forms the island-shape crystalline substance semi-conductor film, It is characterized by having the 8th process which forms gate dielectric film on said island-shape crystalline substance semi-conductor film, and the 9th process which performs 2nd heat-treatment in the oxidizing atmosphere containing a halogen after said 8th process.

[0011]

[Embodiment of the Invention] As [operation gestalt 1] drawing 11 (A) shows, the plasma 1103 which contains a halogen atom in the substrate film formed in the quartz substrate 1101 top or its front face (this operation gestalt fluorine) is exposed, and the front face of a substrate is fluorinated. A front face is exposed into the ambient atmosphere of a fluorine or a fluorine radical, and, specifically, a front face is coated with a fluorine. It is also possible to use chlorine, a bromine, etc. in addition to this as a halogen.

[0012] For example, silicon tetrafluoride (SiF_4) or 3 nitrogen fluoride (NF_3) is introduced and plasma-ized, and a fluorine atom or a fluorine radical is made to generate. As the means, for example, plasma-CVD equipment is applicable. The thing of a capacity-coupling mold or an inductive-coupling mold may be begun to plasma-CVD equipment, and equipments of which format, such as ECR (electronic SAIKU roton resonance) plasma-CVD equipment and a microwave

CVD system, may be applied to it. Since the decomposition effectiveness of gas is high, especially the ECR plasma and the microwave plasma can generate a fluorine radical efficiently.

[0013] The semi-conductor film 1104 including amorphous structure with a thickness of 20-100nm (preferably 40-80nm) is formed in the substrate front face 1102 which fluorinated by the reduced pressure heat CVD method, the plasma-CVD method, or the spatter (drawing 11 (B)). As semi-conductor film including amorphous structure, there are amorphous semiconductor film and microcrystal semi-conductor film, and the compound semiconductor film which includes the amorphous structure of the amorphous silicon germanium film etc. further is also contained. For example, the amorphous silicone film produced from SiH_4 , or SiH_4 and H_2 by the plasma-CVD method is formed by the thickness of 55nm. Or an amorphous silicone film may be formed by the thickness of 55nm from Si_2H_6 with a reduced pressure CVD method. Furthermore, it is also effective to form continuously without carrying out atmospheric-air release of the substrate film and the amorphous silicone film on a substrate.

[0014] And as drawing 11 (C) shows, the layer 1105 which contains a catalyst element with the spin coat method which is made to rotate a substrate and applies the water solution containing a 10 ppm catalyst element by the spinner by weight conversion is formed. They are nickel (nickel), germanium (germanium), iron (Fe), palladium (Pd), tin (Sn), lead (Pb), cobalt (Co), platinum (Pt), copper (Cu), gold (Au), etc. at a catalyst element. The layer 1104 containing this catalyst element may form the layer of the above-mentioned catalyst element other than a spin coat method in the thickness of 1-5nm with print processes, a spray method, the bar coating-machine method, or a spatter and a vacuum deposition method.

[0015] At the process of crystallization shown by drawing 11 (D), heat treatment of about 1 hour is first performed at 400-500 degrees C, and the amount of content hydrogen of an amorphous silicone film is made into less than [5atom%]. After the amount of content hydrogen of an amorphous silicone film forming

membranes, to be this value from the beginning, this heat treatment is not necessarily required. And heat crystallization of 1 - 8 hours is performed at 550-600 degrees C in nitrogen-gas-atmosphere mind using a furnace annealing furnace. Suitably, heat treatment of 4 hours is performed at 550 degrees C. In this way, the crystalline substance semi-conductor film 1106 which consists of a crystalline substance silicone film can be obtained.

[0016] Thus, the predetermined field of the produced crystalline substance semi-conductor film 1106 is etched, and the island-shape semi-conductor film 1107 is formed. And gate dielectric film 1108 is formed on it by the insulator layer which uses silicon as a component at the thickness of 20-200nm. For example, an oxidation silicon nitride film is formed in the thickness of 70nm from the mixed gas of SiH_4 and N_2O by the plasma-CVD method.

[0017] And 700-1100-degree C heat treatment is performed in the oxidizing atmosphere containing a halogen (typically chlorine) for 0.1 to 8 hours. Of this heat treatment, a new oxide film is formed by the interface of gate dielectric film 1108 and the island-shape semi-conductor film 1107, and the thickness of gate dielectric film 1108 is set to 120nm. Moreover, the metal impurity element contained in gate dielectric film 1108 or the island-shape semi-conductor film 1107 in process of oxidation in a halogen ambient atmosphere can form a halogen and a compound, and can remove them in a gaseous phase. Gate dielectric film 1108 can have still higher withstand voltage, and an interface-state-density consistency with the island-shape semi-conductor film can be reduced (drawing 11 (E)).

[0018] An example which produced TFT using the island-shape semi-conductor film and gate dielectric film which were produced according to the [operation gestalt 2] operation gestalt 1 is shown. Drawing 12 shows the cross-section structure of the n channel mold formed on the substrate 301, and the p channel mold TFT. The gate electrode of the n channel mold TFT and the p channel mold TFT consists of the 1st conductive layer 311 and 313 prepared in contact with gate dielectric film 310, and 312 prepared in contact with said 1st conductive

layer and 314.

[0019] The 1st conductive layer 311 and 313 forms elements, such as titanium (Ti), a tantalum (Ta), molybdenum (Mo), and a tungsten (W), and these elements with the ingredient used as a component. Moreover, the 2nd conductive layer 312 and 314 should just use low aluminum (aluminum) and the copper (Cu) of resistivity. Depending on an application, you may form only by the 1st conductive layer, and the laminating of the conductive layer of further others may be carried out on the 2nd conductive layer.

[0020] The semi-conductor layer of the p channel mold TFT consists of the source field 303 and the drain field 304.

[0021] In the channel formation field 302, boron may be added beforehand. It adds in order to control a threshold electrical potential difference, and other elements can also be substituted for this boron if the same effectiveness is acquired.

[0022] In this way, if the n channel mold TFT and the p channel mold TFT are completed, it will cover with the 1st interlayer insulation film 315 and the 2nd interlayer insulation film 316, and the source wiring 317 and 319 and the drain wiring 318 in contact with the source fields 303 and 309 and the drain fields 304 and 308 will be prepared. With the structure of drawing 12, after preparing these, the silicon nitride film is prepared as passivation film 320. The 3rd interlayer insulation film 321 which furthermore becomes with a resin ingredient is formed. Although the 3rd interlayer insulation film does not need to be limited to a resin ingredient, it is desirable to use a resin ingredient for example, in order to secure surface surface smoothness in applying to a liquid crystal display.

[0023] After processing the substrate film front face formed in the quartz substrate 1201 top or the substrate front face like the [operation gestalt 3] operation gestalt 1 by the plasma 1202 containing a fluorine (drawing 13 (A)), 30-100nm of amorphous semiconductor film 1204 is preferably formed by the thickness of 50-60nm on the processed front face 1203. For example, the amorphous silicone film produced from SiH_4 , or SiH_4 and H_2 by the plasma-CVD

method is formed by the thickness of 55nm (drawing 13 (B)). Or an amorphous silicon film may be formed by the thickness of 55nm from Si_2H_6 with a reduced pressure CVD method. On the amorphous semiconductor film 1204, the mask film 1205 which becomes by the insulator layer containing silicon (silicon) is formed by the thickness of 150nm, and opening 1206 is formed by patterning (drawing 13 (C)).

[0024] It heat-treats by forming in the front face of the semi-conductor film including amorphous structure the layer which made the catalyst element hold. This operation gestalt performs heat treatment of 14 hours at 570 degrees C, using nickel as a catalyst element. Consequently, crystallization advances with the opening 1206 as the starting point in the direction (direction shown by the arrow head) parallel to an outline substrate, and the semi-conductor film (this example crystalline substance silicon film) including the crystal structure to which the macroscopic crystal growth direction was equal is formed. [(Drawing 13 (D)) 0025] Next, the gettering process which removes the nickel used at the process of crystallization from a crystalline substance silicon film is performed. The process which adds the element (this example Lynn) which belongs to 15 groups, using as a mask the mask film 1205 in which the point was formed, as it is performed, and the Lynn addition field (henceforth a gettering field) 1207 which includes Lynn in the crystalline substance silicon film exposed by opening 1206 by the concentration of 1×10^{19} - 1×10^{20} atoms/cm³ is formed.

[0026] Next, 450-650 degrees C (preferably 500-550 degrees C) and the heat treatment process of 4 - 24 hours (preferably 6 - 12 hours) are performed in nitrogen-gas-atmosphere mind. The nickel in a crystalline substance silicon film moves in the direction of an arrow head according to this heat treatment process, and it is captured to the gettering field 107 according to a gettering operation of Lynn. That is, since nickel is removed out of a crystalline substance silicon film, the nickel concentration contained in the crystalline substance silicon film after gettering can be preferably reduced even to 1×10^{16} atms/cm³ three or less 1×10^{17} atms/cm (drawing 13 (E)).

[0027] Then, a mask 1205 is removed and the island-shape semi-conductor film 1208 is formed like an example 1 from the obtained crystalline substance semi-conductor film. Furthermore, gate dielectric film can be formed, and gate dielectric film with high withstand voltage can be formed like the operation gestalt 1 by heat-treating in the oxidizing atmosphere containing a halogen, and an interface-state-density consistency with the island-shape semi-conductor film can be reduced. And TFT shown in the operation gestalt 2 can be formed.

[0028] The [operation gestalt 4] operation gestalten 1 and 3 showed how to produce the semi-conductor film which has amorphous structure from SiH_4 or Si_2H_6 with a plasma-CVD method or a reduced pressure CVD method. This operation gestalt shows the case where it produces using other gas.

[0029] The semi-conductor film with which the description of the production approach of this operation gestalt has amorphous structure is to form with the reactant gas containing a halogen and hydrogen. A halogen and hydrogen are mixed when specifically producing an amorphous silicone film as semi-conductor film which has amorphous structure. It is good to use a fluorine especially as a halogen, and a fluorine has the operation etched to silicon and can etch the weak part of association preferentially in a membranous deposition process. Moreover, the fluorine concentration which remains in the film can be reduced by supplying hydrogen. And a precise amorphous silicone film with few voids and holes is producible using an operation of a fluorine and hydrogen. Such effectiveness is [other than an amorphous silicone film] applicable to the amorphous silicon germanium (a-SiGe) film, the amorphous carbonization silicon (a-SiC) film, the amorphous silicon tin (a-SiSn) film, etc.

[0030] The supply approach of a fluorine and hydrogen can choose silicon tetrafluoride (SiF_4), hydrogen (H_2), or the combination of SiF_4 , SiH_4 or SiF_4 , and SiH_4 and H_2 as reactant gas, when producing an amorphous silicone film as amorphous semiconductor film. A TORIFURORO silane (SiHF_3), a JIFURORO silane (SiH_2F_2), and a mono-FURORO silane (SiH_3F) are also applicable instead of SiF_4 . Moreover, the direct reaction of SiH_4 and F_2 may be carried out.

Furthermore, what is necessary is just to carry out **** addition of the tin hydride (SnH_4), in producing the amorphous silicon germanium film, producing amorphous carbonization silicon for germane (GeH_4) or 4 germanium fluorides (GeF_4) and forming the amorphous silicon tin film for 4 methane (CH_4), methane, etc. fluoride (CF_4).

[0031] The thickness of the semi-conductor film which has amorphous structure is formed by the thickness of 25-100nm. In the phase in early stages of [deposition] membranous, the front face of a substrate can be fluorinated according to the effectiveness of a fluorine.

[0032] thus -- although it is dependent on the semi-conductor film 1103 which has the amorphous structure produced with the reactant gas containing a fluorine and hydrogen also at the substrate temperature at the time of membrane formation -- the inside of the film -- hydrogen -- 0.1 - 20atomic% and a fluorine -- 0.1 - 10atomic% -- it forms so that it may contain. Although the concentration which the fluorine and hydrogen which remain in the film are emitted out of the film at the process of subsequent heat crystallization, and remains in the film falls further, it can raise the stacking tendency of <110> more by the interaction of the amorphous semiconductor film which carried out eburnation, and the substrate film which carried out termination of the outermost surface with the fluorine.

[0033] As drawing 11 and drawing 13 show, after forming the amorphous semiconductor film as it is on a quartz substrate as an approach of fluorinating the front face of the [operation gestalt 5] substrate, or the interface of a substrate and the amorphous semiconductor film, a fluorine may be poured in from the front face of the amorphous semiconductor film. The ion doping method and ion-implantation are used as the technique.

[0034] By the ion doping method, it ionizes using F_2 or SiF_4 or helium (helium) dilution as ion Hara, and pours in from the front face of the amorphous semiconductor film. Acceleration voltage is set up more highly and it is made for the peak of concentration distribution of the fluorine poured in an interface or near [its] the amorphous semiconductor film 1103 and the substrate film 1102 to

exist. In that case, it is made for peak concentration to serve as $1 \times 10^{19} - 1 \times 10^{21}$ atoms/cm³. Although elements other than a fluorine will also be poured into coincidence by the ion doping method since mass separation is not carried out, it is suitable for processing large area substrates, such as a liquid crystal display. Moreover, a fluorine can be poured in an interface or near [its] the amorphous semiconductor film and the substrate by the same concentration also with ion-implantation. Moreover, by pouring in fluorine ion from the front face of the amorphous semiconductor film, the operation which destroys the microcrystal nucleus which may exist in the amorphous semiconductor film is acquired by coincidence, and the nucleation consistency in heat crystallization can be reduced.

[0035] Thus, the same effectiveness can be acquired, if the layer which contains a catalyst element in contact with the amorphous semiconductor film 1103 like the operation gestalt 1 where a fluorine is poured in is prepared and it is made to crystallize.

[0036] Since the crystalline substance semi-conductor film produced by [operation gestalt 6] this example as showed has the low surface energy of a quartz substrate and the silicon formed on it, it is known from the analysis of electron diffraction that much crystal grain which carried out orientation with the priority to $\langle 111 \rangle$ when the amorphous silicone film formed on the quartz substrate was crystallized by the heat crystallizing method, in addition had random bearing exists. On the other hand, the crystalline substance silicone film produced by the heat crystallizing method using catalyst elements, such as nickel, has two or more needlelike or structures in which rod-like crystals gathered, if it sees microscopically. However, it counts upon the continuity of adjoining crystal grain being high and an azygos joint hand (dangling bond) hardly being formed. Moreover, orientation of the greater part of the crystal grain is carried out to $\langle 110 \rangle$. As one of the reason of the, the crystal growth process at the time of using catalyst elements, such as nickel, is considered that the silicide ghost of a catalyst element is involving, and since the thickness of the semi-conductor film

is thin, in order that what has a field almost perpendicular to a substrate front face may grow preferentially among the initial nucleus (111) with 25-100nm, the stacking tendency of <110> is substantially considered to become high. However, since the surface energy of a quartz substrate and silicon is low as mentioned above, it also becomes possible to take other field bearings included in <111> zones. Therefore, other orientation will be intermingled a little.

[0037] However, in the heat crystallizing method using a catalyst element, by fluorinating the front face of a quartz substrate, the effect of an interface with a quartz substrate can be reduced, and the effect can be disregarded substantially. Consequently, although the stacking tendency of a crystal will be influenced by only surface energy, the stacking tendency of <110> increases in the crystal growth using a catalyst element. Although such effectiveness can also realize the usual heat crystallizing method and the usual laser crystallizing method, it can be more notably acquired in the heat crystallizing method using a catalyst element. Thus, the produced crystalline substance semi-conductor film can be suitably used as semi-conductor film for producing TFT, as the operation gestalt 2 showed.

[0038]

[Example] The example of [example 1] this invention is explained using drawing 1 - drawing 4 . Here, how to produce the control circuit for controlling a pixel circuit and its pixel circuit on the same substrate to coincidence is explained. However, in order to simplify explanation, suppose that the CMOS circuit which are basic circuits, such as a shift register circuit and a buffer circuit, and the n channel mold TFT which forms a sampling circuit are illustrated in a control circuit.

[0039] In drawing 1 (A), it is desirable to use a quartz substrate and a silicon substrate for a substrate 100. The quartz substrate was used in this example. In addition, it is good also considering the thing in which the insulator layer was formed on the front face of a metal substrate or a stainless steel substrate, as a substrate. Since the thermal resistance which can bear the temperature of 800

degrees C or more is required in the case of this example, as long as it is the substrate which fills it, what kind of substrate may be used.

[0040] And the front face in which TFT of a substrate 100 is formed is processed by plasma 101a, and the semi-conductor film 102 which includes amorphous structure with a thickness of 20-100nm (preferably 40-80nm) in the processed substrate surface 101b is formed by the reduced pressure heat CVD method, the plasma-CVD method, or the spatter. In addition, although the amorphous silicone film of 60nm thickness is formed in this example, since a thermal oxidation process is behind, this thickness does not necessarily turn into thickness of the final barrier layer of TFT.

[0041] Moreover, as semi-conductor film including amorphous structure, there are amorphous semiconductor film and microcrystal semi-conductor film, and the compound semiconductor film which includes the amorphous structure of the amorphous silicon germanium film etc. further is also contained. Furthermore, it is also effective to form continuously without carrying out atmospheric-air release of the substrate film and the amorphous silicone film on a substrate. By doing so, contamination on the front face of a substrate can become able [not affect an amorphous silicone film] to make it, and the property variation of TFT produced can be reduced.

[0042] Next, on the amorphous silicone film 102, the mask film 103 which becomes by the insulator layer containing silicon (silicon) is formed, and Openings 104a and 104b are formed by patterning. This opening serves as an addition field for adding the catalyst element which promotes crystallization in the case of the following crystallization process. (Drawing 1 (B))

[0043] In addition, as an insulator layer containing silicon, an oxidation silicone film, a silicon nitride film, and a nitriding oxidation silicone film can be used. A nitriding oxidation silicone film is an insulator layer which contains silicon, nitrogen, and oxygen in a predetermined amount, and is an insulator layer expressed with SiO_xN_y . A nitriding oxidation silicone film can produce SiH_4 , N_2O , and NH_3 as material gas, and is good for the nitrogen concentration to contain to

consider as less than [more than 25atomic%50atomic%].

[0044] Moreover, the marker pattern used as the criteria of a next patterning process is formed at the same time it performs patterning of this mask film 103. Although the amorphous silicone film 102 is also slightly etched in case the mask film 103 is etched, this level difference can use as a marker pattern behind at the time of mask alignment.

[0045] Next, according to the technique indicated by JP,10-247735,A (it corresponds to the U.S. application number 09 / 041), the semi-conductor film including the crystal structure is formed. [034 and 041] A technique given [this] in an official report is a crystallization means using the catalyst element (a kind or two or more sorts of elements chosen from nickel, cobalt, germanium, tin, lead, palladium, iron, and copper) which promotes crystallization on the occasion of crystallization of the semi-conductor film including amorphous structure.

[0046] It heat-treats in the condition of having made the catalyst element specifically holding on the front face of the semi-conductor film including amorphous structure, and the semi-conductor film including amorphous structure is changed to the semi-conductor film including the crystal structure. In addition, as a crystallization means, the technique indicated by the example 1 of JP,7-130652,A may be used. Moreover, although the so-called single crystal semiconductor film and the polycrystal semi-conductor film are contained in the semi-conductor film including crystalline substance structure, the semi-conductor film including the crystal structure formed in this official report has the grain boundary.

[0047] In addition, although the spin coat method is used in this official report in case the layer containing a catalyst element is formed on the mask film, it is very good in a means to form membranes using gaseous-phase methods [thin film / containing a catalyst element], such as a spatter and vacuum deposition.

[0048] Moreover, although an amorphous silicone film is based also on the amount of content hydrogen, it is desirable to make it crystallize, since heat-treatment of about 1 hour is preferably performed at 400-550 degrees C and

hydrogen is fully desorbed. In that case, it is desirable to make the amount of content hydrogen into less than [5atom%].

[0049] After a crystallization process performs the heat treatment process of about 1 hour at 400-500 degrees C first and desorbs hydrogen out of the film, it performs heat treatment of 6 - 16 hours (preferably 8 - 14 hours) at 500-650 degrees C (preferably 550-600 degrees C).

[0050] At this example, heat treatment of 14 hours is performed at 570 degrees C, using nickel as a catalyst element. Consequently, crystallization advances with the openings 104a and 104b as the starting point in the direction (direction shown by the arrow head) parallel to an outline substrate, and the semiconductor film (this example crystalline substance silicone film) 105a-105d including the crystal structure to which the macroscopic crystal growth direction was equal is formed. [(Drawing 1 (C)) 0051] Next, the gettering process which removes the nickel used at the process of crystallization from a crystalline substance silicone film is performed. In this example, the process which adds the element (this example Lynn) which belongs to 15 groups by using as a mask the mask film 103 in which the point was formed as it is is performed, and the Lynn addition fields (henceforth a gettering field) 106a and 106b which include Lynn in the crystalline substance silicone film exposed by Openings 104a and 104b by the concentration of 1×10^{19} - 1×10^{20} atoms/cm³ are formed. (Drawing 1 (D)) [0052] Next, 450-650 degrees C (preferably 500-550 degrees C) and the heat treatment process of 4 - 24 hours (preferably 6 - 12 hours) are performed in nitrogen-gas-atmosphere mind. The nickel in a crystalline substance silicone film moves in the direction of an arrow head according to this heat treatment process, and it is captured to the gettering fields 106a and 106b according to a gettering operation of Lynn. That is, since nickel is removed out of a crystalline substance silicone film, the nickel concentration contained in the crystalline substance silicone films 107a-107d after gettering can be preferably reduced even to 1×10^{16} atms/cm³ three or less 1×10^{17} atms/cm.

[0053] Next, the mask film 103 is removed and a protective coat 108 is formed a

sake [at the time of next impurity addition] on crystalline substance silicone film 107a-107d. A protective coat 108 is good to use a nitriding oxidation silicone film or an oxidation silicone film with a thickness of 100-200nm (preferably 130-170nm). This protective coat 108 has the semantics for enabling delicate concentration control, in order not to put a crystalline substance silicone film to the direct plasma at the time of impurity addition.

[0054] And the resist mask 109 is formed on it and the impurity element (henceforth p mold impurity element) which gives p mold through a protective coat 108 is added. Boron or a gallium can be used for the element and type target which belong to 13 groups typically as a p mold impurity element. This process (it is called a channel dope process) is a process for controlling the threshold electrical potential difference of TFT. In addition, boron is added by the ion doping method which carried out plasma excitation without carrying out mass separation of the diboron hexahydride (B_2H_6) here. Of course, the ion implantation method for performing mass separation may be used.

[0055] The impurity ranges 110a and 110b which contain p mold impurity element (this example boron) according to this process by the concentration of 1×10^{15} - 1×10^{18} atoms/cm³ (typically 5×10^{16} - 5×10^{17} atoms/cm³) are formed. In addition, in this specification, the impurity range (however, field where Lynn is not included) containing p mold impurity element is defined as p mold impurity range (b) by the above-mentioned density range. (Drawing 1 (E))

[0056] Next, the resist mask 109 is removed, patterning of the crystalline substance silicone film is carried out, and the island-shape semi-conductor layers (henceforth a barrier layer) 111-114 are formed. In addition, barrier layers 111-114 are formed very much with the crystalline good crystalline substance silicone film by adding nickel alternatively and crystallizing. Specifically, it has cylindrical or the crystal structure with which the column-like crystal had specific directivity and was located in a line. Moreover, the concentration of the catalyst element which is removing or reducing nickel according to a gettering operation of Lynn after crystallization, and remains in a barrier layer 111-14 is 1×10^{16} atoms/cm³

preferably three or less 1×10^{17} atoms/cm. (Drawing 1 (F))

[0057] Moreover, the barrier layer 111 of the p channel mold TFT is a field which does not contain the impurity element added intentionally, and the barrier layers 112-114 of the n channel mold TFT serve as p mold impurity range (b). In this specification, it is defined as the barrier layers 111-114 of this condition being genuineness genuineness or substantially altogether. That is, the field where the impurity element is intentionally added by extent which does not cause trouble to actuation of TFT may consider a genuineness field substantially.

[0058] Next, the insulator layer which contains the silicon of 10-100nm thickness by the plasma-CVD method or the spatter is formed. In this example, the nitriding oxidation silicone film of 30nm thickness is formed. The insulator layer containing other silicon may be used for the insulator layer containing this silicon in a monolayer or a laminating.

[0059] Next, the heat treatment process of 15 minutes - 8 hours (preferably 30 minutes - 2 hours) is performed under an oxidizing atmosphere at the temperature of 800-1150 degrees C (preferably 900-1000 degrees C) (thermal oxidation process). In this example, 950-degree-C heat treatment process for 80 minutes is performed in the ambient atmosphere which added the hydrogen chloride of 3 volume % in the oxygen ambient atmosphere. In addition, the boron added at the process of drawing 1 (E) is activated between this thermal oxidation process. (Drawing 2 (A))

[0060] In addition, as an oxidizing atmosphere, although a dry oxygen ambient atmosphere or a wet oxygen ambient atmosphere is sufficient, the dry oxygen ambient atmosphere is suitable for reduction of the crystal defect in a semiconductor layer. Moreover, although considered as the ambient atmosphere which included the halogen in the oxygen ambient atmosphere in this example, you may carry out in an oxygen ambient atmosphere 100%.

[0061] Also in the interface of the insulator layer containing silicon, and the barrier layers 111-114 under it, oxidation reaction advances between this thermal oxidation process. In the invention in this application, it adjusts so that the

thickness of the gate dielectric film 115 finally formed in consideration of it may be set to 50-200nm (preferably 100-150nm). At the thermal oxidation process of this example, 25nm of the barrier layer of 60nm thickness oxidizes, and the thickness of barrier layers 111-114 is set to 45nm. Moreover, since the thermal oxidation film of 50nm thickness is added to the insulator layer containing the silicon of 30nm thickness, the thickness of final gate dielectric film 115 is set to 110nm.

[0062] Next, the resist masks 116-119 are newly formed. And the impurity ranges 120-122 which add the impurity element (henceforth n mold impurity element) which gives n mold, and present n mold are formed. In addition, Lynn or arsenic can be used for the element and type target which belong to 15 groups typically as an n mold impurity element. (Drawing 2 (B))

[0063] These impurity ranges 120-122 are impurity ranges for making it function as a LDD field in the n channel mold TFT of a CMOS circuit and a sampling circuit later. In addition, n mold impurity element is contained in the impurity range formed here by the concentration of 2×10^{16} - 5×10^{19} atoms/cm³ (typically 5×10^{17} - 5×10^{18} atoms/cm³). In this specification, the impurity range containing n mold impurity element is defined as n mold impurity range (b) by the above-mentioned density range.

[0064] In addition, Lynn is added by the concentration of 1×10^{18} atoms/cm³ by the ion doping method which carried out plasma excitation without carrying out mass separation of the phosphoretted hydrogen (PH₃) here. Of course, the ion implantation method for performing mass separation may be used. At this process, Lynn is added to a crystalline substance silicone film through the gate film 115.

[0065] Next, Lynn which heat-treated in the 600-1000 degrees C (preferably 700-800 degrees C) inert atmosphere, and was added at the process of drawing 2 (B) is activated. In this example, 800-degree-C heat treatment of 1 hour is performed in nitrogen-gas-atmosphere mind. (Drawing 2 (C))

[0066] At this time, it is possible to restore the interface of the barrier layer and

barrier layer which were damaged in coincidence at the time of addition of Linn, and gate dielectric film. Although this activation process has desirable furnace annealing which used the electric heat furnace, optical annealing, such as lamp annealing and laser annealing, may be used together.

[0067] it exists in the boundary section of n mold (impurity range b) 120-122, i.e., the perimeter of n mold impurity range (b), according to this process -- a joint with a genuineness field (of course, p mold impurity range (b) is included) becomes clear genuineness or substantially. This means that a LDD field and a channel formation field can form a very good joint, when TFT is completed behind.

[0068] Next, the electric conduction film used as gate wiring is formed. In addition, although gate wiring may be formed by the electric conduction film of a monolayer, it is desirable to consider as cascade screens, such as a bilayer and three layers, if needed. In this example, the cascade screen which becomes by the 1st electric conduction film 123 and the 2nd electric conduction film 124 is formed. (Drawing 2 (D))

[0069] Here as the 1st electric conduction film 123 and the 2nd electric conduction film 124 A tantalum (Ta), titanium (Ti), molybdenum (Mo), a tungsten (W), the electric conduction film (typical -- the tantalum nitride film --) which uses as a principal component chromium (Cr), the element chosen from silicon (Si), or said element The nitriding tungsten film, the titanium nitride film, or the alloy film (typically the Mo-W alloy film, Mo-Ta alloy film, tungsten silicide film, etc.) that combined said element can be used.

[0070] In addition, the 1st electric conduction film 123 is set to 10-50nm (preferably 20-30nm), and should just set the 2nd electric conduction film 124 to 200-400nm (preferably 250-350nm). In this example, the nitriding tungsten (WN) film of 50nm thickness is used as the 1st electric conduction film 123, and the tungsten film of 350nm thickness is used as the 2nd electric conduction film 124. In addition, although not illustrated, it is effective to form a silicone film in the bottom of the 1st electric conduction film 123 by the thickness of about 2-20nm. Antioxidizing can be planned with improvement in the adhesion of the electric

conduction film formed on it by this.

[0071] Moreover, it is also effective to use the tantalum film as the tantalum nitride film and the 2nd electric conduction film as the 1st electric conduction film 123.

[0072] Next, the 1st electric conduction film 123 and the 2nd electric conduction film 124 are etched by package, and the gate wiring 125-128 of 400nm thickness is formed. At this time, the gate wiring 126 and 127 formed in a control circuit is formed so that it may lap through the part and gate dielectric film 115 of n mold (impurity range b) 120-122. This overlapping part serves as a Lov field behind. In addition, although the gate wiring 128a and 128b is visible to two, it is formed from one pattern connected continuously in practice in the cross section.

(Drawing 2 (E))

[0073] Next, the resist mask 129 is formed and the impurity ranges 130 and 131 which add p mold impurity element (this example boron), and contain boron in high concentration are formed. At this example, boron is added by 3×10^{20} - 3×10^{21} atoms/cm³ (typically 5×10^{20} - 1×10^{21} atoms/cm³) concentration by the ion doping method (of course, the ion implantation method may be used) for having used diboron hexahydride (B₂H₆). In addition, in this specification, the impurity range containing p mold impurity element is defined as p mold impurity range (a) by the above-mentioned density range. (Drawing 3 (A))

[0074] Next, the resist mask 129 is removed and the resist masks 132-134 are formed for the field used as gate wiring and the p channel mold TFT in a wrap form. And the impurity ranges 135-141 which add n mold impurity element (this example Lynn), and include Lynn in high concentration are formed. Here, it carries out by the ion doping method (of course, the ion implantation method may be used) for having used phosphoretted hydrogen (PH₃), and concentration of Lynn of this field is made into 1×10^{20} - 1×10^{21} atoms/cm³ (typically 2×10^{20} - 5×10^{21} atoms/cm³). (Drawing 3 (B))

[0075] In addition, in this specification, the impurity range containing n mold impurity element is defined as n mold impurity range (a) by the above-mentioned

density range. Moreover, although Lynn or boron already added at the last process is contained in the field in which impurity ranges 135-141 were formed, since Lynn will be added by concentration high enough, it is not necessary to consider the effect of Lynn added at the last process, or boron. Therefore, in this specification, impurity ranges 135-141 may be put in another way as n mold impurity range (a).

[0076] Next, the resist masks 132-134 are removed and n mold impurity element (this example Lynn) is added in self align by using gate wiring 125-128 as a mask. In the formed impurity ranges 143-146, in this way, the concentration of $1/2 - 1/10$ (typically $1/3 - 1/4$) of said n mold impurity range (b) (-- however, 5 to 10 times as high concentration as the boron concentration added at the above-mentioned channel dope process -- typical -- $1 \times 10^{16} - 5 \times 10^{18}$ atoms/cm³ -- typical -- $3 \times 10^{17} - 3 \times 10^{18}$ atoms/cm³ --) -- it adjusts so that Lynn may be added. In addition, in this specification, the impurity range (however, p mold impurity range (a) is removed) containing n mold impurity element is defined as n mold impurity range (c) by the above-mentioned density range. (Drawing 3 (C))

[0077] In addition, although Lynn is added by all impurity ranges by the concentration of $1 \times 10^{16} - 5 \times 10^{18}$ atoms/cm³ except for the part hidden with gate wiring in this process, since it is very low concentration, the function of each impurity range is not affected. Moreover, although the boron of the concentration of $1 \times 10^{15} - 1 \times 10^{18}$ atoms/cm³ is already added by n mold (impurity range b) 142-147 at the channel dope process, since Lynn is added with boron 5 to 10 times the concentration of being contained at this process in p mold impurity range (b), you may think that boron does not affect the function of n mold impurity range (b) in this case, either.

[0078] Next, the 1st interlayer insulation film 148 is formed. What is necessary is just to form as the 1st interlayer insulation film 148 by the insulator layer containing silicon, and the cascade screen which specifically combined a silicon nitride film, an oxidation silicone film, a nitriding oxidation silicone film, or them. Moreover, thickness is just 100-400nm. In this example, SiH₄, N₂O, and NH₃ are

made into material gas by the plasma-CVD method, and the nitriding oxidation silicon film (however, nitrogen concentration 25 - 50atomic%) of 200nm thickness is used.

[0079] Then, in order to activate n mold or p mold impurity element added by each concentration, the heat treatment process was performed. This process can use together the furnace annealing method, the laser annealing method, the lamp annealing method, or them, and can perform them. What is necessary is just to perform 500-800 degrees C at 550-600 degrees C preferably into an inert atmosphere, when carrying out by the furnace annealing method. In this example, 600 degrees C and heat treatment of 4 hours are performed, and an impurity element is activated. (Drawing 3 (D))

[0080] Although the tungsten is used as a wiring material in this example, it is known that the tungsten film is very weak to oxidation. That is, if a pinhole exists in a protective coat even if it covers and oxidizes by the protective coat, it will oxidize immediately. However, in this example, since the laminating of the nitriding oxidation silicon film is carried out to the silicon nitride film, using the very effective silicon nitride film as antioxidizing film, it is possible to perform an activation process at high temperature, without caring about the problem of the pinhole of a silicon nitride film.

[0081] Next, after an activation process, in the ambient atmosphere containing 3 - 100% of hydrogen, heat treatment of 1 - 4 hours is performed at 300-450 degrees C, and a barrier layer is hydrogenated. This process is a process which carries out termination of the dangling bond of a semi-conductor layer by the hydrogen excited thermally. As other means of hydrogenation, plasma hydrogenation (the hydrogen excited by the plasma is used) may be performed.

[0082] If an activation process is finished, the 2nd interlayer insulation film 149 of 500nm - 1.5 micrometer thickness will be formed on the 1st interlayer insulation film 148. In this example, the oxidation silicon film of 800nm thickness is formed by the plasma-CVD method as the 2nd interlayer insulation film 149. In this way, the interlayer insulation film of 1-micrometer thickness which becomes by the

cascade screen of the 1st interlayer insulation film (nitriding oxidation silicone film) 148 and the 2nd interlayer insulation film (oxidation silicone film) 149 is formed.

[0083] In addition, if thermal resistance allows at a next process, it is also possible as the 2nd interlayer insulation film 149 to use organic resin film, such as polyimide, an acrylic, a polyamide, polyimidoamide, and BCB (benz-cyclobutene).

[0084] Then, the contact hole which arrives at each source field or drain field of TFT is formed, and source wiring 150-153 and the drain wiring 154-156 are formed. In addition, in order to form a CMOS circuit, the drain wiring 154 is communalized between the p channel mold TFT and the n channel mold TFT. Moreover, although not illustrated, in this example, it considers as the cascade screen of the three-tiered structure which formed continuously 500nm of aluminum film which includes [Ti film] this wiring for 200nm and Ti, and 100nm of Ti film by the spatter. (Drawing 4 (A))

[0085] Next, it forms as passivation film 157 by the thickness of 50-500nm (typically 200-300nm) with a silicon nitride film, an oxidation silicone film, or a nitriding oxidation silicone film. At this time, by this example, plasma treatment is performed using the gas which contains H₂ and NH₃ grade hydrogen in advance of membranous formation, and it heat-treats after membrane formation. The hydrogen excited by this pretreatment is supplied into the 1st and 2nd interlayer insulation film. By heat-treating in this condition, since the hydrogen added in the 1st and 2nd interlayer insulation film is spread in a lower layer side while improving the membranous quality of the passivation film 157, a barrier layer can be hydrogenated effectively.

[0086] Moreover, after forming the passivation film 157, a hydrogenation process may be performed further. For example, the same effectiveness is acquired, even if it is good to perform heat treatment of 1 - 12 hours at 300-450 degrees C or uses the plasma hydrogenating method in the ambient atmosphere containing 3 - 100% of hydrogen. In addition, opening (not shown) may be formed in the

passivation film 157 in the location which forms the contact hole for connecting drain wiring with a pixel electrode after a hydrogenation process.

[0087] Then, the 3rd interlayer insulation film 158 which consists of organic resin is formed in the thickness of about 1 micrometer. As organic resin, polyimide, an acrylic, a polyamide, polyimidoamide, BCB (benz-cyclo-butene), etc. can be used. The point for the membrane formation approach that the advantage of using the organic resin film is simple, the point that parasitic capacitance can be reduced since specific inductive capacity is low, the point of excelling in surface smoothness, etc. are got. In addition, the organic resin film except having mentioned above, an organic system SiO compound, etc. can also be used. Here, it calcinates and forms at 300 degrees C after applying to a substrate using the polyimide of the type which carries out thermal polymerization.

[0088] Next, in the field used as a pixel circuit, a screen 159 is formed on the 3rd interlayer insulation film 158. In addition, in this specification, **** called a screen is used for the purpose of interrupting light and an electromagnetic wave. A screen 159 forms in the thickness of 100-300nm the film which becomes by the element chosen from aluminum (aluminum), titanium (Ti), and a tantalum (Ta), or one of elements by the film used as a principal component. In this example, the aluminum film which made 1wt% titanium contain is formed in the thickness of 125nm.

[0089] In addition, if 5-50nm of insulator layers, such as an oxidation silicone film, is formed on the 3rd interlayer insulation film 158, the adhesion of the screen formed on this can be raised. Moreover, if plasma treatment which used CF₄ gas for the front face of the 3rd interlayer insulation film 158 formed by organic resin is performed, the adhesion of the screen formed on the film by surface treatment can be raised.

[0090] Moreover, it is also possible to form not only a screen but other connection wiring using the aluminum film which made this titanium contain. For example, connection wiring which connects between circuits in a control circuit can be formed. However, before forming the ingredient which forms a screen or

connection wiring in that case, it is necessary to form a contact hole in the 3rd interlayer insulation film beforehand.

[0091] Next, the oxide 160 with a thickness of 20-100nm (preferably 30-50nm) is formed in the front face of a screen 159 by the anode oxidation method or the plasma oxidation method (this example anode oxidation method). In this example, since the film which uses aluminum as a principal component as a screen 159 was used, the aluminum-oxide film (alumina film) is formed as an anodic oxidation object 160.

[0092] On the occasion of this anodizing, a tartaric-acid ethylene glycol solution with alkali ion concentration small first fully is produced. This is the solution which mixed 15% of ammonium tartrate water solution, and ethylene glycol by 2:8, it adds aqueous ammonia to this, and it adjusts it so that pH may be set to 7 ± 0.5 . And the platinum electrode used as cathode is prepared into this solution, the substrate with which the screen 159 is formed is dipped in a solution, and the direct current of regularity (several mA - dozens of mA) is passed by making a screen 159 into an anode plate.

[0093] Although the electrical potential difference between the cathode in a solution and an anode plate changes with time amount according to growth of an anodic oxidation object, an electrical potential difference is raised at the pressure-up rate of 100 V/min with constant current, and anodizing is terminated in the place which amounted to attainment electrical-potential-difference 45V. Thus, the anodic oxidation object 160 with a thickness of about 50nm can be formed in the front face of a screen 159. Moreover, as a result, the thickness of a screen 159 is set to 90nm. In addition, it does not pass over the numeric value concerning the anode oxidation method shown here to an example, but, naturally an optimum value may change with the magnitude of the component to produce etc.

[0094] Moreover, although considered as the configuration which prepares an insulator layer only in a screen front face using an anode oxidation method here, an insulator layer may be formed by gaseous-phase methods, such as a plasma-

CVD method, a heat CVD method, or a sputter. It is desirable that thickness sets to 20-100nm (preferably 30-50nm) also in that case. Moreover, an oxidation silicon film, a silicon nitride film, a nitriding oxidation silicon film, the DLC (Diamond like carbon) film, the tantalum oxide film, or the organic resin film may be used. Furthermore, the cascade screen which combined these may be used. [0095] Next, the contact hole which reaches the drain wiring 156 is formed in the 3rd interlayer insulation film 158 and the passivation film 157, and the pixel electrode 161 is formed. In addition, the pixel electrode 162 is a pixel electrode of adjoining another pixel. A metal membrane should just be used for the pixel electrodes 161 and 162 when making it into the liquid crystal display of a reflective mold using the transparency electric conduction film, in making it into a transparency mold liquid crystal display. Here, in order to consider as the liquid crystal display of a transparency mold, the indium oxide tin (ITO) film is formed in the thickness of 110nm by the sputter.

[0096] Moreover, at this time, the pixel electrode 161 and a screen 159 lap through the anodization object 160, and form retention volume (capacitance storage) 163. In addition, it is desirable in this case floating (condition isolated electrically), fixed potential, and to set a screen 159 as common potential (middle potential of the picture signal sent as data) preferably.

[0097] In this way, on the same substrate, the active-matrix substrate with a control circuit and a pixel circuit was completed. In addition, in drawing 4 (B), the p channel mold TFT1301 and the n channel mold 1302 and TFT 1303 are formed in a control circuit, and the pixel TFT1304 which becomes with the n channel mold TFT is formed in a pixel circuit.

[0098] The channel formation field 201, the source field 202, and the drain field 203 are formed in the p channel mold TFT1301 of a control circuit in p mold impurity range (a), respectively. However, Lynn is strictly included by the concentration of 1×10^{16} - 5×10^{18} atoms/cm³ to source 202 field and the drain field 203.

[0099] Moreover, the field which lapped with the n channel mold TFT1302 with

gate wiring through gate dielectric film between the channel formation field 204, the source field 205, the drain field 206, and a channel formation field and a drain field (in this specification, such a field is called Lov field.) In addition, ov was attached in the sense of overlap. 207 is formed. At this time, the Lov field 207 is formed so that it may all lap with gate wiring by the concentration of 2×10^{16} - 5×10^{19} atoms/cm³, including Lynn.

[0100] Moreover, as the channel formation field 208, the source field 209, the drain field 210, and a channel formation field are inserted into the n channel mold TFT1303, the LDD fields 211 and 212 are formed in it. That is, a LDD field is formed between a source field and a channel formation field and between a drain field and a channel formation field.

[0101] In addition, the field which does not lap with the field (Lov field) which lapped with gate wiring through gate dielectric film, and gate wiring since it has been arranged so that a part of LDD fields 211 and 212 may lap with gate wiring with this structure (in this specification, such a field is called Loff field.) In addition, off was attached in the sense of offset. It realizes.

[0102] The sectional view shown in drawing 6 here is an enlarged drawing showing the condition of having produced the n channel mold TFT1303 shown in drawing 4 (B) to the process of drawing 3 (C). As shown here, the LDD field 211 is further distinguishable to Lov field 211a and Loff field 211b. Moreover, although Lynn is included in the above-mentioned Lov field 211a by the concentration of 2×10^{16} - 5×10^{19} atoms/cm³, as for Loff field 211b, Lynn is included by the one to 2 twice (typically 1.2 to 1.5 times) as many concentration as this.

[0103] moreover -- a pixel -- TFT -- 1304 -- **** -- a channel -- formation -- a field -- 213 -- 214 -- the source -- a field -- 215 -- a drain -- a field -- 216 -- Loff -- a field -- 217 - 220 -- Loff -- a field -- 218 -- 219 -- having touched -- n -- a mold -- an impurity range -- (-- a --) -- 221 -- forming -- having . At this time, the source field 215 and the drain field 216 are formed in n mold impurity range (a), respectively, and the Loff fields 217-220 are formed in n mold impurity range (c).

[0104] In this example, the structure of TFT which forms each circuit according to the circuit specification which a pixel circuit and a control circuit require can be optimized, and the engine performance of operation and dependability of a semiconductor device can be raised. Specifically, the n channel mold TFT can realize TFT structure which thought high-speed operation or the cure against a hot carrier as important on the same substrate, and TFT structure which thought low OFF state current actuation as important by changing arrangement of a LDD field according to a circuit specification, and using a Lov field or a Loff field properly.

[0105] For example, in the case of the active matrix liquid crystal indicating equipment, the n channel mold TFT1302 fits control circuits, such as a shift register circuit which thinks high-speed operation as important, a subharmonics circuit, a signal dividing network, a level-shifter circuit, and a buffer circuit. That is, it has structure which thought the cure against a hot carrier as important by forming a Lov field only between a channel formation field and a drain field, reducing a resistance component as much as possible. This is because the direction to which in the case of the above-mentioned circuit group the function of a source field and a drain field does not change to, but a carrier (electron) moves is fixed.

[0106] However, a Lov field can also be formed across a channel formation field if needed. That is, it is also possible to form between a source field and a channel formation field and between a drain field and a channel formation field.

[0107] Moreover, the n channel mold TFT1303 fits the sampling circuit (sample hold circuit) which thinks the both sides of the cure against a hot carrier, and low OFF state current actuation as important. That is, it considers as the cure against a hot carrier by forming a Lov field, and low OFF state current actuation is realized by forming a Loff field further. Moreover, since the function of a source field and a drain field is reversed and a sampling circuit changes the 180 degrees of the migration directions of a carrier, it must be made into structure which serves as axial symmetry centering on gate wiring. In addition, depending on the

case, it can consider only as a Lov field.

[0108] Moreover, the n channel mold TFT1304 fits the pixel circuit and sampling circuit (sample hold circuit) which thought low OFF state current actuation as important. That is, low OFF state current actuation is realized by not arranging the Lov field which can become the factor which makes an OFF state current value increase, but arranging a Loff field and an offset field. Moreover, using the LDD field of concentration lower than the LDD field of a control circuit as a Loff field has struck the cure which reduces an OFF state current value thoroughly, even if an ON state current value falls somewhat. Furthermore, it is checked that n mold impurity range (a) 221 is very effective when reducing an OFF state current value.

[0109] Moreover, what is necessary is just to set typically the 0.3-3.0 micrometers (width of face) of the die length of the Lov field 207 of the n channel mold TFT1302 to 0.5-1.5 micrometers to 3-7 micrometers of channel length. Moreover, the die length (width of face) of the Lov fields 211a and 212a of the n channel mold TFT303 should just set typically the 0.3-3.0 micrometers (width of face) of the 1.0-3.5 micrometers of the die length of 0, 5-1.5 micrometers, and the Loff fields 211b and 212b to 1.5-2.0 micrometers. Moreover, what is necessary is just to set typically to 2.0-2.5 micrometers the 0.5-3.5 micrometers (width of face) of the die length of the Loff fields 217-220 established in a pixel TFT1304.

[0110] Furthermore, the p channel mold TFT1301 is formed in self align (self aryne), and the point that the n channel molds 1302-TFT 1304 are formed in nonself adjustment (non self aryne) is also one of the descriptions of this invention.

[0111] Moreover, at this example, occupancy area of retention volume required in order that specific inductive capacity may form a required capacity by having used 7-9, and the high alumina film as a dielectric of retention volume can be lessened. Furthermore, the numerical aperture of the image display section of an active matrix liquid crystal display can be raised by using as one electrode of

retention volume the screen formed on Pixel TFT like this example.

[0112] In addition, this invention does not need to be limited to the structure of the retention volume shown in this example. For example, the retention volume of the structure indicated by the Japanese-Patent-Application-No. No. 316567 [nine to] application by these people, Japanese-Patent-Application-No. No. 273444 [nine to] application, or Japanese-Patent-Application-No. No. 254097 [ten to] application can also be used.

[0113] The process which produces an active matrix liquid crystal display is explained from a active-matrix substrate here. As shown in drawing 5 , the orientation film 501 is formed to the substrate of the condition of drawing 4 (B). In this example, the polyimide film is used as orientation film. Moreover, the transparence electric conduction film 503 and the orientation film 504 are formed in the opposite substrate 502. In addition, a color filter and a screen may be formed in an opposite substrate if needed.

[0114] Next, after forming the orientation film, it adjusts so that orientation may be carried out with the fixed pre tilt angle which performs rubbing processing and has a liquid crystal molecule. And a pixel circuit, and the active-matrix substrate and opposite substrate with which the control circuit was formed are stuck and set through a sealant, a spacer (not shown [both]), etc. according to a well-known cel **** process. Then, liquid crystal 505 is poured in among both substrates, and it closes completely with encapsulant (not shown). What is necessary is just to use a well-known liquid crystal ingredient for liquid crystal. Thus, the active matrix liquid crystal display shown in drawing 5 is completed.

[0115] [Example 2]

[0116] Here, how to produce the pixel TFT of a picture element part and the circuit TFT of the drive circuits (a source signal-line drive circuit, gate signal line drive circuit, etc.) prepared around a picture element part on the same substrate is explained to a detail according to a process. However, in order to simplify explanation, a CMOS circuit and the n channel mold TFT will be illustrated.

[0117] In drawing 5 (A), 6000 is a substrate which has thermal resistance and

should just use a quartz substrate, a silicon substrate, a ceramic substrate, and a metal substrate (typically stainless steel substrate). It does not matter when using which substrate, even if it prepares the substrate film (insulator layer which uses silicon as a principal component preferably) if needed.

[0118] Next, after processing a substrate front face by plasma 6001a containing a fluorine, the semi-conductor film which has amorphous structure by the thickness of 20-6050nm (preferably 30-80nm) is formed by well-known approaches, such as a plasma-CVD method and a spatter, on the processed surface 6001b. In this example, the amorphous silicone film was formed in the thickness of 53nm by the plasma-CVD method. As semi-conductor film which has amorphous structure, there are amorphous semiconductor film and microcrystal semi-conductor film, and the compound semiconductor film which has the amorphous structure of the amorphous silicon germanium film etc. may be applied. Moreover, since it is possible to form by the forming-membranes method the substrate film and an amorphous silicone film are the same when forming the substrate film, continuation formation of both may be carried out. After forming the substrate film, by once not exposing to an atmospheric-air ambient atmosphere, it can become possible to prevent contamination of the front face, and the fluctuation of the property variation of TFT or a threshold electrical potential difference to produce can be reduced.

[0119] And the crystalline substance silicone film 6002 is formed from an amorphous silicone film using a well-known crystallization technique. For example, although what is necessary is just to have applied the laser crystallizing method and the heat crystallizing method (solid phase grown method), according to the technique indicated by JP,7-6030652,A, the crystalline substance silicone film 6002 was formed by the crystallizing method using a catalyst element here.

[0120] In addition, the solution which contained nickel (nickel) as a catalyst element which promotes crystallization of the amorphous silicon film was applied with the spin coat method, and nickel content layer was formed. Moreover, as a catalyst element, cobalt (Co), iron (Fe), palladium (Pd), platinum (Pt), copper

(Cu), gold (Au), etc. can be used besides nickel.

[0121] Moreover, the ion-implantation or the plasma doping method for having used the resist mask can also be used for the addition process of the above-mentioned catalyst element. In this case, since reduction of the occupancy area of an addition field and control of the growth distance of a horizontal growth field become easy, it becomes an effective technique in case the circuit made detailed is constituted.

[0122] Moreover, although based also on the amount of content hydrogen of an amorphous silicone film in advance of the process of crystallization, it is desirable to make it crystallize, after performing heat treatment of about 1 hour at 400-500 degrees C and making the amount of content hydrogen into less than [5atom%]. If the addition process of a catalyst element is completed, heat-treatment of 4 - 24 hours will be added by 450 degrees C at the temperature of 500-700 degrees C (typically 550-650 degrees C) into after hydrogen **** of about 1 hour, an inert atmosphere, a hydrogen ambient atmosphere, or an oxygen ambient atmosphere, and an amorphous silicone film will be crystallized. In this example, 600 degrees C and heat-treatment of 12 hours were performed by nitrogen-gas-atmosphere mind, and the amorphous silicone film was crystallized.

[0123] Since the atomic rearrangement happened and eburnation was carried out when the amorphous silicone film was crystallized, the thickness of the crystalline substance silicone film produced decreased about 1 to 15% rather than the thickness (this example 53nm) of the amorphous silicone film of the beginning. (Drawing 5 (A)) .

[0124] And the protection oxide film 6003 with a thickness of 130nm it is thin from the oxidation silicon film was formed on the crystalline substance silicone film 6002. And opening 6004 was formed in the protection oxide film 6003 in order to form a gettering field in the crystalline substance silicone film 6002. (Drawing 5 (B))

[0125] And Lynn is doped in order to remove the nickel in the crystalline substance silicone film 6002, after removing the resist mask 6005. Then, Lynn is

doped by the crystalline substance silicone film 6002 from opening 6004, and the gettering field 6007 is formed. The acceleration voltage of doping and the thickness of the protection oxide film 6007 which changes with an oxide film are optimized, and it is made for Lynn not to run through the protection oxide film 6007 substantially at this time.

[0126] Doping was adjusted so that the concentration of Lynn (P) might become 1×10^{20} - about three 1×10^{21} atoms/cm. In this example, it carried out using the ion doping system so that the concentration of Lynn (P) might serve as 5×10^{20} atoms/cm³.

[0127] In addition, acceleration voltage in the case of an ion dope was set to 10keV(s). If it is the acceleration voltage of 10keV(s), if thickness of the protection oxide film 6007 is set to 100nm or more, it can hardly pass through Lynn.

[0128] Then, in 600-degree C nitrogen-gas-atmosphere mind, heat annealing was carried out for 1 to 12 hours (this example 12 hours), and gettering of a nickel element was performed. Nickel will be drawn close by Lynn with heating. Although the Lynn atom hardly moves under 600-degree C temperature in the film, a nickel atom can move about several 100 micrometers or the distance beyond it. He can understand from this that Lynn is one of the elements which fitted the gettering of nickel most. (Drawing 5 (C))

[0129] Next, the protection oxide film 6003 is etched as a mask, and the gettering field 6007 is removed. (Drawing 5 (D))

[0130] And after removing the protection oxide film 6003, oxide-film 6008a which consists of oxidation silicon film was formed on the substrate 6001 so that (drawing 6 (A)) and the amorphous silicone film 6002 might be covered. At this example, it formed by the thickness of 20nm. (Drawing 6 (B))

[0131] Next, by carrying out ashing of the crystalline substance silicone film 6003 under the ambient atmosphere of an oxidizing quality gas, the consistency of the silicon of the crystalline substance silicone film 6003 was raised, and the film was made precise. In this example, it oxidized thermally under the oxygen ambient atmosphere at 950 degrees C, and the thickness of the crystalline substance

silicon film 6003 was decreased by about 15nm. (Drawing 6 (C))

[0132] And the semi-conductor film 6010, 6011, and 6012 was formed by removing and (drawing 6 (D)) carrying out patterning of the oxide-film 6008b after heat treatment to which thickness became large by thermal oxidation. (Drawing 7 (A))

[0133] And the semi-conductor film 6010, 6011, and 6012 is covered, and the 1st gate dielectric film 6013 is formed. What is necessary is typically, just to form the 1st gate dielectric film 6013 which consists of oxidation silicon film or a silicon nitride film so that the thickness may be set to 5-200nm (preferably 100-150nm). In this example, thickness of the 1st gate dielectric film 6013 which consists of film which uses the oxidation silicon film or oxidation silicon as a principal component was set to 40nm. (Drawing 7 (B))

[0134] Next, some semi-conductor film 6012 was exposed by etching a part of 1st gate dielectric film 6013 using the resist mask 6014. And by doping Lynn, the impurity range (Cs field) 6015 which becomes a part of Cs was formed. Doping was performed with acceleration voltage 10keV extent, and it adjusted so that the concentration of Lynn (P) might become 1×10^{19} - about three 1×10^{20} atoms/cm. In this example, it carried out using the ion doping system so that the concentration of Lynn (P) might serve as 5×10^{19} atoms/cm³. (Drawing 7 (C))

[0135] After removing the resist mask 6014, the 2nd gate dielectric film 6016 was formed. typical -- the thickness of the 2nd gate dielectric film 6016 -- 5-200nm (preferably 100-150nm) -- then, it is good. In this example, the 2nd gate dielectric film 6016 which consists of a silicon nitride film was formed so that the thickness might be set to 20nm. (Drawing 7 (D))

[0136] And the 1st electric conduction film 6017 and the 2nd electric conduction film 6018 were formed in order. Although a gate electrode is made into multilayer structure in this example, the gate electrode may be formed by the monolayer.

[0137] And the part in which the p channel mold TFT of opening 6004 and the crystalline substance silicon film 6002 is formed was covered, and the resist mask 6005 was formed. And boron (B) was doped as an impurity which gives p

mold to the part in which the n channel mold TFT of the crystalline substance silicon film 6002 is formed in order to control a threshold electrical potential difference. Doping was performed with acceleration voltage 30keV extent, and it adjusted so that the concentration of boron (B) might become 5×10^{17} - about three 5×10^{18} atoms/cm. It was made for the concentration of boron (B) to serve as 1×10^{18} atoms/cm³ in this example. Addition of boron (B) may be carried out by the ion doping method, and when forming an amorphous silicon film, it can also be added to coincidence. And in order to control a threshold electrical potential difference depending on the property of the crystalline substance silicon film 6002, boron (not B) but Phosphorus (P) may be added. Although boron (B) addition here was not necessarily required, as for the part (channel dope section) 6006 which added the boron (B) of the crystalline substance silicon film 6002, it was desirable to have formed in order to store the threshold electrical potential difference of the n channel mold TFT within the limits of predetermined.

(Drawing 8 (A))

[0138] The 1st electric conduction film 6017 is a crystalline substance silicon film which has the impurity of n mold, and is formed by 150nm thickness using the CVD method. Moreover, the 2nd electric conduction film 6018 is tungsten silicide, and is formed by 150nm thickness of sputtering. (Drawing 8 (B))

Although resistance goes up [rather than] a little in this case using a metal membrane, since the thermal resistance of the laminated structure of the metal silicide film and the silicon film is also high and is strong also to oxidation, it is effective structure. The 1st electric conduction film 6021 In addition, tantalum nitride (TaN), a nitriding tungsten (WN), The titanium nitride (TiN) film, nitriding molybdenum (MoN), tungsten silicide, You may form by titanium silicide or molybdenum silicide. The 2nd electric conduction film 6022 A tantalum (Ta), You may form by the alloy which uses as a principal component titanium (Ti), molybdenum (Mo), the element chosen from the tungsten (W), or said element, and the alloy film (typically Mo-W alloy film, Mo-Ta alloy film) which combined said element.

[0139] Next, patterning of the 1st electric conduction film 6017 and the 2nd electric conduction film 6018 was carried out, and the gate electrode 6020 of the p channel mold TFT, TFT 6021 and 6022 of an n channel mold, and the Cs electrode 6023 were formed. (Drawing 8 (C))

[0140] And the gate electrodes 6020, 6021, and 6022 and the Cs electrode 6023 were used as a mask, the impurity which gives n mold to some of semi-conductor film 6010 and 6011 and semi-conductor film 6012 was doped, and impurity ranges 6024-6029 were formed. As an impurity which gives n mold, the ion doping method using phosphoretted hydrogen (PH₃) was applied [that what is necessary is just to use Lynn (P) and arsenic (As)] that Lynn (P) should be added here. Doping was performed with acceleration voltage 40keV extent, and it adjusted so that the concentration of Lynn (P) might become 5×10^{17} - about three 5×10^{18} atoms/cm. In this example, it carried out using the ion doping system so that the concentration of Lynn (P) of impurity ranges 6024-6029 might serve as 1×10^{18} atoms/cm³. In this specification, the concentration of the impurity which gives n mold contained in the impurity ranges 6024-6029 formed here is expressed as (n-). (Drawing 8 (D))

[0141] Next, the resist masks 6030, 6031, and 6032 were formed so that some of semi-conductor film 6010 used as the p channel mold TFT and semi-conductor film 6011 and 6012 used as the n channel mold TFT might be covered. And the impurity which gives n mold to some semi-conductor film 6011 and 6012 using the resist masks 6030, 6031, and 6032 was doped, and impurity ranges 6033-6036 were formed.

[0142] Formation of impurity ranges 6033-6036 was performed by the ion doping method for having used phosphoretted hydrogen (PH₃), and doping was performed with acceleration voltage 40keV extent, and it adjusted so that the concentration of Lynn (P) might become 5×10^{19} - about three 5×10^{20} atoms/cm. It was made for the concentration of Lynn (P) of impurity ranges 6033-6036 to serve as 1×10^{20} atoms/cm³ in this example. In this specification, the concentration of the impurity which gives n mold contained in the impurity ranges

6033-6036 formed here is expressed as (n+). (Drawing 9 (A))

[0143] The resist masks 6030-6032 were removed and the part used as the part used as the n channel mold TFT and Cs was covered with the resist mask 6039. And the impurity which gives p mold to the semi-conductor film 6010 was doped. In this example, impurity ranges 6037 and 6038 were formed by the ion doping method for having used diboron hexahydride (B-2 H6). Doping was performed with acceleration voltage 40keV extent, and it adjusted so that the concentration of boron (B) might become 5×10^{19} - about three 5×10^{20} atoms/cm. It was made for the concentration of the boron (B) of impurity ranges 6037 and 6038 to serve as 1×10^{20} atoms/cm³ in this example. In this specification, the concentration of the impurity element which gives p mold contained in the impurity ranges 6037 and 6038 formed here is expressed as (p+). Although Phosphorus (P) or boron (B) already added at the last process is contained in impurity ranges 6037 and 6038, since boron (B) is added by concentration high enough as compared with it, the conductivity of p mold is secured and the property of TFT is not affected at all.

(Drawing 9 (B))

[0144] After removing the resist mask 6039, the insulator layer 6040 was formed. The insulator layer 6040 consisted of a silicon nitride film, and was formed in 70nm of thickness by the CVD method. (Drawing 9 (C))

[0145] Next, under nitrogen-gas-atmosphere condition, by heating on the conditions for 30 minutes by 850 degrees C, the impurity contained in an impurity range is spread within the semi-conductor film 6010-6012, and spreads even in the lower part of the gate electrodes 6020-6022. The impurity ranges 6041-6046 located in the lower part of the gate electrodes 6020-6022 are called a Lov field. Moreover, it is not located in the lower part of the gate electrodes 6020-6022, but the impurity ranges 6047-6050 adjacent to impurity ranges (a source field or drain field) 6033-6036 are called a Lof field. Impurity ranges 6033-6038, and 6041-6050 are activated by the above-mentioned heat treatment. (Drawing 10 (A))

[0146] Next, the 1st interlayer insulation film 6052 which consists of silicon oxide or oxidation silicon nitride is formed by the thickness of 500-60500nm. In this

example, it formed by the thickness of 1000nm using silicon nitride. Then, the contact hole which arrives at a source field or the drain fields 6033-6038 is formed, and source wiring 6053, 6055, and 6057 and the drain wiring 6054, 6056, and 6058 are formed. In addition, although not illustrated, in this example, it considered as the cascade screen of 4 layer structures which formed continuously 40nm of Ti film which includes this source wiring and drain wiring for 60nm of Ti film, and nitrogen, 300nm of aluminum film containing Si, and 100nm of Ti film by the spatter. (Drawing 10 (B))

[0147] Next, the passivation film 6060 which consists of a silicon nitride film is formed by the thickness of 220nm on the 1st interlayer insulation film 6052 so that source wiring 6053, 6055, and 6057 and the drain wiring 6054, 6056, and 6058 may be covered. (Drawing 10 (C))

And as the passivation film 6060 is covered, the 2nd interlayer insulation film 6061 is formed. This 2nd interlayer insulation film 6061 consists of acrylic film, and thickness is formed in 800nm.

[0148] After heating the 2nd interlayer insulation film 6061 which consists of acrylic film on condition that 150 degrees C and 0.3hr, the thickness which uses Ti film or Ti as a principal component forms the light-shielding film 6062 which is 100nm on the 2nd interlayer insulation film 6061. (Drawing 10 (A))

[0149] And the 3rd interlayer insulation film 6063 was formed on the 2nd interlayer insulation film 6061 so that a light-shielding film 6062 might be covered. The 3rd interlayer insulation film 6063 consists of acrylic film, and the thickness is formed by 500nm - 1000nm. In this example, thickness of the 3rd interlayer insulation film 6063 was set to 800nm. (Drawing 10 (B))

[0150] A contact hole is formed in the 3rd interlayer insulation film 6063, and the pixel electrode 6064 is formed after that. Thickness of the pixel electrode 6064 was set to 2.8 micrometers in this example. The pixel electrode 6064 is electrically connected with the drain wiring 6058 through a contact hole. The pixel electrode 6064 should just use the transparence electric conduction film.

(Drawing 10 (C))

[0151] As mentioned above, the semiconductor device of this invention has the various descriptions in the driver line and the pixel matrix circuit, and according to these synergistic effects, a bright high definition image is obtained and it obtains the engine performance of operation and a reliable electro-optic device. And the highly efficient electronic equipment which carried such an electro-optic device as components is obtained.

[0152] The CMOS circuit and picture element part which were formed by carrying out the [example 3] invention in this application can be used for various electro-optic devices (an active matrix liquid crystal display, a active-matrix mold EL display, active-matrix mold EC display). That is, the invention in this application can be carried out on all the electronic equipment that built these electro-optic devices into the display.

[0153] As such electronic equipment, a video camera, a digital camera, a projector (a rear mold or front mold), a head mount display (goggles mold display), car navigation, a car stereo, a personal computer, Personal Digital Assistants (a mobile computer, a cellular phone, or digital book), etc. are mentioned. Those examples are shown in drawing 14 , drawing 15 , and drawing 16 .

[0154] Drawing 14 (A) is a personal computer and contains a body 2001, the image input section 2002, a display 2003, and keyboard 2004 grade. This invention is applicable to the signal-control circuit of the image input section 2002, a display 2003, or others.

[0155] Drawing 14 (B) is a video camera and contains a body 2101, a display 2102, the voice input section 2103, the actuation switch 2104, a dc-battery 2105, and television section 2106 grade. This invention is applicable to the signal-control circuit of a display 2102 or others.

[0156] Drawing 14 (C) is a mobile computer (Mobile computer), and contains a body 2201, the camera section 2202, the television section 2203, the actuation switch 2204, and display 2205 grade. This invention is applicable to the signal-control circuit of a display 2205 or others.

[0157] Drawing 14 (D) is a goggles mold display, and contains a body 2301, a display 2302, and arm section 2303 grade. This invention is applicable to the signal-control circuit of a display 2302 or others.

[0158] Drawing 14 (E) is a player using the record medium (it is hereafter called a record medium) which recorded the program, and contains a body 2401, a display 2402, the loudspeaker section 2403, a record medium 2404, and actuation switch 2405 grade. In addition, this player can use music appreciation, movie appreciation, a game, and the Internet, using DVD (Digital Versatile Disc), CD, etc. as a record medium. This invention is applicable to the signal-control circuit of a display 2402 or others.

[0159] Drawing 14 (F) is a digital camera and contains a body 2501, a display 2502, an eye contacting part 2503, the actuation switch 2504, the television section (not shown), etc. The invention in this application is applicable to the signal-control circuit of a display 2502 or others.
 [0160] Drawing 15 (A) is a front mold projector, and contains a projection device 2601 and screen 2602 grade. This invention is applicable to the signal-control circuit of a liquid crystal display 2808 or others which constitutes some projection devices 2601.

[0161] Drawing 15 (B) is a rear mold projector, and contains a body 2701, a projection device 2702, a mirror 2703, and screen 2704 grade. This invention is applicable to the signal-control circuit of a liquid crystal display 2808 or others which constitutes some projection devices 2702.

[0162] In addition, drawing 15 (C) is drawing having shown an example of the structure of the projection devices 2601 and 2702 in drawing 15 (A) and drawing 15 (B). Projection devices 2601 and 2702 consist of the light source optical system 2801, mirrors 2802, 2804-2806, a dichroic mirror 2803, prism 2807, a liquid crystal display 2808, a phase contrast plate 2809, and an incident light study system 2810. The incident light study system 2810 consists of optical system containing a projector lens. Although this example showed the example of a 3 plate type, it may not be limited especially, for example, may be a veneer type. Moreover, an operation person may prepare suitably the optical system of

an optical lens, the film which has a polarization function, the film for adjusting phase contrast, IR film, etc., etc. in the optical path shown by the arrow head in drawing 15 (C).

[0163] Moreover, drawing 15 (D) is drawing having shown an example of the structure of the light source optical system 2801 in drawing 15 (C). The light source optical system 2801 is constituted from this example by a reflector 2811, the light source 2812, the lens arrays 2813 and 2814, the polarization sensing element 2815, and the condenser lens 2816. In addition, the light source optical system shown in drawing 15 (D) is especially an example, and is not limited. For example, an operation person may prepare suitably the optical system of an optical lens, the film which has a polarization function, the film which adjusts phase contrast, IR film, etc. in light source optical system.

[0164] However, in the projector shown in drawing 15, the case where the electro-optic device of a transparency mold is used is shown, and the example of application in the electro-optic device and EL display of a reflective mold is not illustrated.

[0165] Drawing 16 (A) is a cellular phone and contains a body 2901, the voice output section 2902, the voice input section 2903, a display 2904, the actuation switch 2905, and antenna 2906 grade. The invention in this application is applicable to the signal-control circuit of the voice output section 2902, the voice input section 2903, a display 2904, or others.

[0166] Drawing 16 (B) is pocket books (digital book), and contains a body 3001, displays 3002 and 3003, a storage 3004, the actuation switch 3005, and antenna 3006 grade. This invention is applicable to the signal circuit of displays 3002 and 3003 or others.

[0167] Drawing 16 (C) is a display and contains a body 3101, susceptor 3102, and display 3103 grade. This invention is applicable to a display 3103. Especially the display of this invention is advantageous when it big-screen-izes, and it is advantageous to the display of 10 inches or more (especially 30 inches or more) of vertical angles.

[0168] As mentioned above, the applicability of the invention in this application is very wide, and applying to the electronic equipment of all fields is possible.

Moreover, even if the electronic equipment of this example uses the configuration which consists of combination like an example 1 and 2 throats, it is realizable.

[0169] [Example 4] this example explains the example which produced EL (electroluminescence) display using the invention in this application.

[0170] Drawing 17 (A) is the plan of EL display which used the invention in this application. In drawing 117 (A), for 4010, as for a picture element part and 4012, a substrate and 4011 are [a source side drive circuit and 4013] gate side drive circuits, and each drive circuit results in FPC4017 through wiring 4014-4016, and is connected to an external instrument.

[0171] this time -- at least -- a picture element part -- as a drive circuit and a picture element part are surrounded preferably, the covering material 6000, a sealing material (it is also called housing material) 7000, and sealant (the 2nd sealing material) 7001 are formed.

[0172] Moreover, drawing 17 (B) is the cross-section structure of EL display of this example, and TFT4022 for drive circuits (however, the CMOS circuit which combined the n channel mold TFT and the p channel mold TFT here is illustrated.), and TFT4023 (however, only TFT which controls the current to an EL element here is illustrated.) for picture element parts are formed on a substrate 4010 and the substrate film 4021. These TFT(s) should just use well-known structure (top gate structure or bottom gate structure).

[0173] The invention in this application can be used on the occasion of TFT4022 for drive circuits, and TFT4023 for picture element parts.

[0174] If TFT4022 for drive circuits and TFT4023 for picture element parts are completed using the invention in this application, the pixel electrode 4027 which becomes by the transparence electric conduction film electrically connected with the drain of TFT4023 for picture element parts will be formed on the interlayer insulation film (flattening film) 4026 which becomes with a resin ingredient. As transparence electric conduction film, the compound (referred to as ITO) of

indium oxide and the tin oxide or the compound of indium oxide and a zinc oxide can be used. And if the pixel electrode 4027 is formed, an insulator layer 4028 will be formed and opening will be formed on the pixel electrode 4027.

[0175] Next, the EL layer 4029 is formed. What is necessary is just to make the EL layer 4029 into a laminated structure or monolayer structure, combining freely well-known EL ingredient (a hole injection layer, an electron hole transportation layer, a luminous layer, an electronic transportation layer, or electronic injection layer). As what kind of structure it considers should just use a well-known technique. Moreover, there are a low-molecular system ingredient and a macromolecule system (polymer system) ingredient as EL ingredient. When using a low-molecular system ingredient, vacuum deposition is used, but when using a giant-molecule system ingredient, it is possible to use simple approaches, such as a spin coat method, print processes, or the ink jet method.

[0176] In this example, EL layer is formed with vacuum deposition using a shadow mask. By forming the luminous layer (a red luminous layer, a green luminous layer, and blue luminous layer) in which luminescence from which wavelength differs for every pixel using a shadow mask is possible, color display becomes possible. In addition, which approach may be used although there are a method which combined the color conversion layer (CCM) and the color filter, and a method which combined the white luminous layer and the color filter. Of course, it can also consider as EL display of monochrome luminescence.

[0177] If the EL layer 4029 is formed, cathode 4030 will be formed on it. As for the moisture which exists in the interface of cathode 4030 and the EL layer 4029, or oxygen, eliminating as much as possible is desirable. Therefore, the device of forming cathode 4030 without carrying out continuation membrane formation of the EL layer 4029 and the cathode 4030 in a vacuum, or forming the EL layer 4029 by the inert atmosphere and carrying out atmospheric-air release is required. At this example, the above membrane formation is enabled by using the membrane formation equipment of a multi chamber method (cluster tool method).

[0178] In addition, in this example, the laminated structure of the LiF (lithium fluoride) film and aluminum (aluminum) film is used as cathode 4030. The LiF (lithium fluoride) film of 1nm thickness is specifically formed with vacuum deposition on the EL layer 4029, and the aluminum film of 300nm thickness is formed on it. Of course, the MgAg electrode which is a well-known cathode material may be used. And cathode 4030 is connected to wiring 4016 in the field shown by 4031. Wiring 4016 is a current supply line for giving a predetermined electrical potential difference to cathode 4030, and is connected to FPC4017 through the conductive paste ingredient 4032.

[0179] In order to connect cathode 4030 and wiring 4016 electrically in the field shown in 4031, it is necessary to form a contact hole in an interlayer insulation film 4026 and an insulator layer 4028. What is necessary is just to form these at the time of etching of an interlayer insulation film 4026, and etching of an insulator layer 4028 (at the time of formation of the contact hole for pixel electrodes) (at the time of formation of opening in front of EL stratification). Moreover, in case an insulator layer 4028 is etched, even an interlayer insulation film 4026 may etch by package. In this case, if an interlayer insulation film 4026 and an insulator layer 4028 are the same resin ingredients, the configuration of a contact hole can be made good.

[0180] Thus, the front face of the formed EL element is covered and the passivation film 6003, a filler 6004, and the covering material 6000 are formed.

[0181] Furthermore, as the EL element section is surrounded, a sealing material is formed inside the covering material 6000 and a substrate 4010, and sealant (the 2nd sealing material) 7001 is further formed in a sealing material's 7000 outside.

[0182] At this time, this filler 6004 functions also as adhesives for pasting up the covering material 6000. As a filler 6004, PVC (polyvinyl chloride), an epoxy resin, silicone resin, and PVB (polyvinyl BUCHIRARU) or EVA (ethylene vinyl acetate) can be used. If the drying agent is prepared in the interior of this filler 6004, since the moisture absorption effectiveness can be held, it is desirable.

[0183] Moreover, a spacer may be made to contain in a filler 6004. At this time, a spacer may be used as the particulate matter which consists of BaO etc., and hygroscopicity may be given to the spacer itself.

[0184] When a spacer is formed, the passivation film 6003 can ease spacer **. Moreover, the resin film which eases spacer ** may be prepared apart from the passivation film.

[0185] Moreover, as covering material 6000, a glass plate, an aluminum plate, a stainless plate, an FRP (Fiberglass-Reinforced Plastics) plate, a PVF (polyvinyl fluoride) film, a Mylar film, polyester film, or an acrylic film can be used. In addition, when using PVB and EVA as a filler 6004, it is desirable to use the sheet of the structure which sandwiched dozens of micrometers aluminium foil with the PVF film or the Mylar film.

[0186] However, depending on the luminescence direction (the direction of a light emission) from an EL element, the covering material 6000 needs to have translucency.

[0187] Moreover, wiring 4016 is electrically connected to FPC4017 through the clearance between a sealing material 7000 and sealant 7001, and a substrate 4010. In addition, although wiring 4016 was explained here, other wiring 4014 and 4015 is similarly connected to FPC4017 electrically through the bottom of a sealing material 7000 and sealant 7001.

[0188] [Example 5] this example explains the example which produced EL display of a gestalt which is different in an example 4 using the invention in this application using drawing 18 (A) and (B). Since the thing of the same number as drawing 17 (A) and (B) has pointed out the same part, explanation is omitted.

[0189] Drawing 18 (A) is the plan of EL display of this example, and shows the sectional view which cut drawing 18 (A) by A-A' to drawing 18 (B).

[0190] According to an example 4, the front face of an EL element is covered and even the passivation film 6003 is formed.

[0191] Furthermore, a filler 6004 is formed as an EL element is covered. This filler 6004 functions also as adhesives for pasting up the covering material 6000.

As a filler 6004, PVC (polyvinyl chloride), an epoxy resin, silicone resin, and PVB (polyvinyl BUCHIRARU) or EVA (ethylene vinyl acetate) can be used. If the drying agent is prepared in the interior of this filler 6004, since the moisture absorption effectiveness can be held, it is desirable.

[0192] Moreover, a spacer may be made to contain in a filler 6004. At this time, a spacer may be used as the particulate matter which consists of BaO etc., and hygroscopicity may be given to the spacer itself.

[0193] When a spacer is formed, the passivation film 6003 can ease spacer **. Moreover, the resin film which eases spacer ** may be prepared apart from the passivation film.

[0194] Moreover, as covering material 6000, a glass plate, an aluminum plate, a stainless plate, an FRP (Fiberglass-Reinforced Plastics) plate, a PVF (polyvinyl fluoride) film, a Mylar film, polyester film, or an acrylic film can be used. In addition, when using PVB and EVA as a filler 6004, it is desirable to use the sheet of the structure which sandwiched dozens of micrometers aluminium foil with the PVF film or the Mylar film.

[0195] However, depending on the luminescence direction (the direction of a light emission) from an EL element, the covering material 6000 needs to have translucency.

[0196] next, the side face (disclosure side) of the filler 6004 after pasting up the covering material 6000 using a filler 6004 -- a wrap -- a frame material 6001 is attached like. A frame material 6001 is pasted up with a sealing material (it functions as adhesives) 6002. Although it is desirable at this time to use a photo-setting resin as a sealing material 6002, thermosetting resin may be used as long as the thermal resistance of EL layer allows. In addition, as for a sealing material 6002, it is desirable that it is the ingredient which penetrates neither moisture nor oxygen as much as possible. Moreover, the drying agent may be added inside the sealing material 6002.

[0197] Moreover, wiring 4016 is electrically connected to FPC4017 through the clearance between a sealing material 6002 and a substrate 4010. In addition,

although wiring 4016 was explained here, other wiring 4014 and 4015 is similarly connected to FPC4017 electrically through the bottom of a sealing material 6002.

[0198] [Example 6] Top-face structure is shown in drawing 20 (A), and here shows a circuit diagram for the still more detailed cross-section structure of the picture element part in EL display panel to drawing 19 at drawing 20 (B). What is necessary is just to refer to mutually in drawing 19 , drawing 20 (A), and (B), since a common sign is used.

[0199] In drawing 19 , TFT3502 for switching prepared on the substrate 3501 is formed using NTFT of the invention in this application (an example 1, 2 reference). Although considered as double-gate structure in this example, since there is no big difference in structure and a production process, explanation is omitted. However, it becomes the structure where the serial of the two TFT(s) was substantially carried out by considering as double-gate structure, and there is an advantage that an OFF state current value can be reduced. In addition, although considered as double-gate structure in this example, single gate structure is sufficient and multi-gate structure with triple gate structure or the gate number beyond it is sufficient. Moreover, you may form using PTFT of the invention in this application.

[0200] Moreover, TFT3503 for current control is formed using NTFT of the invention in this application. At this time, the drain wiring 35 of TFT3502 for switching is electrically connected to the gate electrode 37 of TFT for current control by wiring 36. Moreover, wiring shown by 38 is gate wiring which connects electrically the gate electrodes 39a and 39b of TFT3502 for switching.

[0201] At this time, it has very important semantics that TFT3503 for current control is the structure of the invention in this application. Since TFT for current control is a component for controlling the amount of currents which flows an EL element, many currents flow and the danger of degradation by heat or degradation by the hot carrier is also a high component. Therefore, the structure of the invention in this application which prepares a LDD field so that it may lap with a gate electrode through gate dielectric film at the drain side of TFT for

current control is very effective.

[0202] Moreover, although single gate structure is illustrating TFT3503 for current control in this example, it is good also as multi-gate structure where two or more TFT(s) were tied to the serial. Furthermore, it is good also as structure which ties two or more TFT(s) to juxtaposition, divides a channel formation field into plurality substantially, and enabled it to emit heat at high effectiveness. Such structure is effective as a cure against degradation by heat.

[0203] Moreover, as shown in drawing 20 (A), wiring used as the gate electrode 37 of TFT3503 for current control laps with the drain wiring 40 of TFT3503 for current control through an insulator layer in the field shown by 3504. At this time, a capacitor is formed in the field shown by 3504. This capacitor 3504 functions as a capacitor for holding the electrical potential difference concerning the gate of TFT3503 for current control. In addition, the drain wiring 40 is connected to the current supply source line (power-source line) 3506, and the fixed electrical potential difference is always applied.

[0204] The 1st passivation film 41 is formed on TFT3502 for switching, and TFT3503 for current control, and the flattening film 42 which becomes by the resin insulator layer is formed on it. It is very important to carry out flattening of the level difference by TFT using the flattening film 42. Since EL layer formed behind is very thin, poor luminescence may be caused when a level difference exists. Therefore, before forming a pixel electrode so that EL layer can be formed as much as possible in a flat side, it is desirable to carry out flattening.

[0205] Moreover, 43 is a pixel electrode (cathode of an EL element) which becomes by the reflexible high electric conduction film, and is electrically connected to the drain of TFT3503 for current control. as the pixel electrode 43 -- the aluminium alloy film, the copper alloy film, or the silver alloy film -- low -- it is desirable to use electric conduction [****] film or those cascade screens. Of course, it is good also as a laminated structure with other electric conduction film.

[0206] Moreover, a luminous layer 45 is formed into the slot (it is equivalent to a pixel) formed of the banks 44a and 44b formed by the insulator layer (preferably

resin). In addition, although only 1 pixel is illustrated here, the luminous layer corresponding to each color of R (red), G (green), and B (blue) may be made and divided. pi conjugation polymer system ingredient is used as an organic electroluminescence ingredient made into a luminous layer. As a typical polymer system ingredient, a poly para-phenylene vinylene (PPV) system, a polyvinyl-carbazole (PVK) system, the poly fluorene system, etc. are mentioned.

[0207] In addition, what is necessary is just to use an ingredient which was indicated by "H.Shenk, H.Becker, O.Gelsen, E.Kluge, W.Kreuder, and H.Spreitzer, "Polymers for Light Emitting Diodes", Euro Display, Proceedings, 1999, p.33-37", and JP,10-92576,A, for example, although there is a thing of various molds as a PPV system organic electroluminescence ingredient.

[0208] What is necessary is to use polyphenylene vinylene for cyano polyphenylene vinylene and the luminous layer which emits light green, and just to use polyphenylene vinylene or the poly alkyl phenylene for the luminous layer which emits light blue as a concrete luminous layer, at the luminous layer which emits light in red. thickness -- 30-150nm (preferably 40-100nm) -- then, it is good.

[0209] However, the above example is an example of the organic electroluminescence ingredient which can be used as a luminous layer, and there is no need of limiting to this. What is necessary is just to form EL layer (layer for moving luminescence and the carrier for it), combining freely a luminous layer, a charge transportation layer, or a charge impregnation layer.

[0210] For example, although this example showed the example which uses a polymer system ingredient as a luminous layer, a low-molecular system organic electroluminescence ingredient may be used. Moreover, it is also possible to use inorganic materials, such as silicon carbide, as a charge transportation layer or a charge impregnation layer. These organic electroluminescence ingredients and inorganic materials can use a well-known ingredient.

[0211] In this example, it is considering as EL layer of the laminated structure which formed the hole injection layer 46 which becomes by PEDOT (poly thiophene) or PAni (poly aniline) on the luminous layer 45. And on a hole

injection layer 46, the anode plate 47 which becomes by the transparency electric conduction film is formed. Since light generated by the luminous layer 45 is emitted toward a top-face side in the case of this example (going above TFT), an anode plate must be translucency. Although the compound of indium oxide and the tin oxide and the compound of indium oxide and a zinc oxide can be used as transparency electric conduction film, in order to form after forming a low heat-resistant luminous layer and a heat-resistant low hole injection layer, what can form membranes at low temperature as much as possible is desirable.

[0212] When formed to an anode plate 47, EL element 3505 is completed. In addition, EL element 3505 here points out the capacitor formed in the pixel electrode (cathode) 43, the luminous layer 45, the hole injection layer 46, and the anode plate 47. As shown in drawing 36 A, since the pixel electrode 43 is mostly in agreement with the area of a pixel, the whole pixel functions as an EL element. Therefore, the use effectiveness of luminescence is very high and the bright image display of it becomes possible.

[0213] By the way, in this example, the 2nd passivation film 48 is further formed on the anode plate 47. As the 2nd passivation film 48, a silicon nitride film or the nitriding oxidation silicon film is desirable. This purpose is intercepting the exterior and an EL element, and has both the semantics which prevents degradation by oxidation of an organic electroluminescence ingredient, and the semantics which stops degasifying from an organic electroluminescence ingredient. Thereby, the dependability of EL display is raised.

[0214] As mentioned above, EL display panel of the invention in this application has the picture element part which consists of a pixel of structure like drawing 19 , and has TFT for switching of an OFF state current value low enough, and TFT for current control strong against hot carrier impregnation. Therefore, it has high dependability and EL display panel in which good image display is possible is obtained.

[0215] In addition, it combines with the configuration and freedom of examples 1 and 2, and the configuration of this example can be carried out. Moreover, it is

effective to use EL display panel of this example as a display of the electronic equipment of an example 3.

[0216] [Example 7] this example explains the structure where the structure of EL element 3505 was reversed, in the picture element part shown in the example 6. Drawing 21 is used for explanation. In addition, since different points from the structure of drawing 19 are only the part of an EL element, and TFT for current control, other explanation is given to omit.

[0217] In drawing 21 , TFT3503 for current control is formed using PTFT of the invention in this application. Just refer to the examples 1 and 2 for a production process.

[0218] In this example, the transparence electric conduction film is used as a pixel electrode (anode plate) 50. The electric conduction film which specifically becomes with the compound of indium oxide and a zinc oxide is used. Of course, the electric conduction film which becomes with the compound of indium oxide and the tin oxide may be used.

[0219] And after the banks 51a and 51b which become by the insulator layer are formed, the luminous layer 52 which becomes by the polyvinyl carbazole by solution spreading is formed. The electronic injection layer 53 which becomes by potassium acetylacetonate (written as acack) on it, and the cathode 54 which becomes with an aluminium alloy are formed. In this case, cathode 54 functions also as passivation film. In this way, EL element 3701 is formed.

[0220] In the case of this example, the light generated in the luminous layer 52 is emitted toward the direction of the substrate with which TFT was formed as shown by the arrow head.

[0221] In addition, it combines with the configuration and freedom of examples 1 and 2, and the configuration of this example can be carried out. Moreover, it is effective to use EL display panel of this example as a display of the electronic equipment of an example 3.

[0222] [Example 8] this example shows the example at the time of considering as the pixel of different structure from the circuit diagram shown in drawing 20 (B) to

drawing 22 (A) - (C). in addition, this example -- setting -- 3801 -- in gate wiring of TFT3802 for switching, and 3804, a capacitor, and 3806 and 3808 make it as a current supply source line, and 3807 makes TFT for current control, and 3805 an EL element for the source wiring of TFT3802 for switching, and 3803.

[0223] Drawing 22 (A) is an example at the time of making the current supply source line 3806 common between two pixels. That is, the description is formed so that two pixels may serve as axial symmetry focusing on the current supply source line 3806. In this case, since the number of a current supply line can be reduced, a picture element part can be further made highly minute.

[0224] Moreover, drawing 22 (B) is an example at the time of forming the current supply source line 3808 in parallel with the gate wiring 3803. In addition, although it has structure established so that the current supply source line 3808 and the gate wiring 3803 might not lap in drawing 22 (B), if it is wiring formed in the layer from which both differ, it can also prepare so that it may lap through an insulator layer. In this case, since the current supply line 3808 and the gate wiring 3803 can be made to share monopoly area, a picture element part can be further made highly minute.

[0225] Moreover, drawing 22 (C) forms the current supply source line 3808 in parallel with the gate wiring 3803 like the structure of drawing 22 (B), and the description is that it forms two pixels further so that it may become axial symmetry focusing on the current supply source line 3808. Moreover, it is also effective to form the current supply source line 3808 so that it may lap with either of the gate wiring 3803. In this case, since the number of a current supply line can be reduced, a picture element part can be further made highly minute.

[0226] In addition, it combines with the configuration and freedom of examples 1, 2, 4, or 5, and the configuration of this example can be carried out. Moreover, it is effective to use EL display panel which has the pixel structure of this example as a display of the electronic equipment of an example 3.

[0227] Although it is considering as the structure of forming a capacitor 3504, in drawing 20 (A) shown in the [example 9] example 6, and (B) in order to hold the

electrical potential difference concerning the gate of TFT3503 for current control, it is also possible to omit a capacitor 3504. Since NTFT of the invention in this application as shown in examples 1 and 2 as TFT3503 for current control is used in the case of the example 17, it has the LDD field prepared so that it might lap with a gate electrode through gate dielectric film. Although the parasitic capacitance generally called gate capacitance is formed in these overlapping fields, in this example, the description is in the point of using this parasitic capacitance positively as a substitute of a capacitor 3504.

[0228] Since the capacitance of this parasitic capacitance changes with the area which the above-mentioned gate electrode and the LDD field overlapped, it is decided by the die length of the LDD field included to those overlapping fields.

[0229] Moreover, in the structure of drawing 22 (A) shown in the example 8, (B), and (C), it is possible similarly to omit a capacitor 3805.

[0230] In addition, it combines with the configuration and freedom of examples 1, 2, 4-8, and the configuration of this example can be carried out. Moreover, it is effective to use EL display panel which has the pixel structure of this example as a display of the electronic equipment of an example 3.

[0231]

[Effect of the Invention] The stacking tendency of the crystalline substance semiconductor film produced by carrying out termination of the amorphous semiconductor film by the halogen by the invention in this application using the heat crystallizing method or the laser crystallizing method in the amorphous semiconductor film can be raised.

[0232] Furthermore, the property of TFT can be raised by using such crystalline substance semi-conductor film, and property variation can be reduced.

[Translation done.]

* NOTICES *

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] Drawing showing the making process of a pixel circuit and a control circuit.

[Drawing 2] Drawing showing the making process of a pixel circuit and a control circuit.

[Drawing 3] Drawing showing the making process of a pixel circuit and a control circuit.

[Drawing 4] Drawing showing the making process of a pixel circuit and a control circuit.

[Drawing 5] Drawing showing the making process of TFT.

[Drawing 6] Drawing showing the making process of TFT.

[Drawing 7] Drawing showing the making process of TFT.

[Drawing 8] Drawing showing the making process of TFT.

[Drawing 9] Drawing showing the making process of TFT.

[Drawing 10] Drawing showing the making process of TFT.

[Drawing 11] Drawing showing the crystallization process of the semi-conductor film.

[Drawing 12] Drawing showing the cross section of TFT of an operation gestalt.

[Drawing 13] Drawing showing the crystallization process of the semi-conductor film.

[Drawing 14] Drawing showing an example of electronic equipment.

[Drawing 15] Drawing showing an example of electronic equipment.

[Drawing 16] Drawing showing an example of electronic equipment.

[Drawing 17] Drawing showing the structure of EL display.

[Drawing 18] Drawing showing the structure of EL display.

[Drawing 19] Drawing showing the structure of EL display.

[Drawing 20] Drawing showing the structure of EL display.

[Drawing 21] Drawing showing the structure of EL display.

[Drawing 22] Drawing showing the structure of EL display.

[Translation done.]


* NOTICES *

**JPO and NCIP are not responsible for any
damages caused by the use of this translation.**


1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DRAWINGS


[Drawing 1]




[Drawing 2]




[Drawing 3]




[Drawing 4]




[Drawing 12]




[Drawing 5]




[Drawing 6]




[Drawing 7]




[Drawing 8]




[Drawing 9]




[Drawing 10]




[Drawing 11]




[Drawing 13]




[Drawing 14]




[Drawing 15]



[Drawing 17]




(A)






(B)

[Drawing 21]



[Drawing 22]



[Translation done.]